UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52264

Vivado 合成における読み出し/書き込みポート幅が非対称のブロック RAM 推論のサポート

説明

Vivado 合成は読み出し/書き込みポート幅が非対称のブロック RAM 推論をサポートしますか。

ソリューション

2014.1 からは、読み出し/書き込みポート幅が非対称のブロック RAM 推論が Vivado 合成でデフォルトでサポートされるようになりました。

2013.3 および 2013.4 バージョンをご使用の場合は、次の Tcl パラメーターを使用してこの機能を有効にする必要があります。

set_param synth.elaboration.rodinMoreOptions "rt::set_parameter supportAsymRam true"

2013.3 より前の Vivado 合成では、読み出し/書き込みポート幅が非対称のブロック RAM 推論はサポートされていませんでした。


アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
57854 2014.1 Vivado 合成 - 非対称 BRAM の推論のパターンによってはエラーが発生する N/A N/A
AR# 52264
日付 04/16/2014
ステータス アクティブ
種類 既知の問題
ツール
  • Vivado Design Suite
このページをブックマークに追加