説明
AXI Ethernet lite IP では常にネットリストにバッファーがインスタンシエートされています。
C_INCLUDE_GLOBAL_BUFFER パラメーターが設定されているときは、BUFG が使用され、そうでない場合は IBUF が使用されます。
ソリューション
注記: ISE または PlanAhead フローに EDK システムをサブモジュールとして追加し、ツールでバッファーが正しく使用されるようにすることを推奨します。
推奨フローではなく、ネットリストを使用して EDK デザインをインスタンシエートしているケースでの回避策をこのアンサーでは説明します。
- インストール ディレクトリ ($XILINX_EDK\hw\XilinxProcessorIPLib\pcores\axi_ethernetlite_v1_01_b) から axi_ethernetlite_v1_01_b をコピーして、ローカル リポジトリに貼り付けます。
- MPD ファイルを開き、BUFFER_TYPE = IBUF タグを削除します。
元のテキスト
PORT PHY_tx_clk = "", DIR = I, PERMIT = BASE_USER, BUFFER_TYPE = IBUF, DESC = 'Ethernet Transmit Clock Input', IO_IF = ethernet_0, IO_IS = ETH_TXC
PORT PHY_rx_clk = "", DIR = I, PERMIT = BASE_USER, BUFFER_TYPE = IBUF, DESC = 'Ethernet Receive Clock Input', IO_IF = ethernet_0, IO_IS = ETH_RXC
新しいテキスト
PORT PHY_tx_clk = "", DIR = I, PERMIT = BASE_USER, DESC = 'Ethernet Transmit Clock Input', IO_IF = ethernet_0, IO_IS = ETH_TXC
PORT PHY_rx_clk = "", DIR = I, PERMIT = BASE_USER, DESC = 'Ethernet Receive Clock Input', IO_IF = ethernet_0, IO_IS = ETH_RXC
3. プロジェクトをクリーンアップして、インプリメントします。