UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52409

14.2 EDK、AXI Ethenetlite v1.01.b - バッファーが IP でインスタンシエートされない

説明

AXI Ethernet lite IP では常にネットリストにバッファーがインスタンシエートされています。 

C_INCLUDE_GLOBAL_BUFFER パラメーターが設定されているときは、BUFG が使用され、そうでない場合は IBUF が使用されます。

ソリューション

注記 : バッファーがツールによって正しく使用されるよう、EDK システムをサブモジュールとして ISE または PlanAhead フローに追加することを推奨します。

推奨フローではなく、ネットリストを使用して EDK デザインをインスタンシエートしているケースでの回避策をこのアンサーでは説明します。

  1. インストール ディレクトリ ($XILINX_EDK\hw\XilinxProcessorIPLib\pcores\axi_ethernetlite_v1_01_b) から axi_ethernetlite_v1_01_b をコピーして、ローカル リポジトリに貼り付けます。
     
  2. MPD ファイルを開き、BUFFER_TYPE = IBUF タグを削除します。
     
           元のテキスト
 
             PORT PHY_tx_clk = "", DIR = I, PERMIT = BASE_USER, BUFFER_TYPE = IBUF, DESC = 'Ethernet Transmit Clock Input', IO_IF = ethernet_0, IO_IS = ETH_TXC
             PORT PHY_rx_clk = "", DIR = I, PERMIT = BASE_USER, BUFFER_TYPE = IBUF, DESC = 'Ethernet Receive Clock Input', IO_IF = ethernet_0, IO_IS = ETH_RXC
 
           新しいテキスト
 
            PORT PHY_tx_clk = "", DIR = I, PERMIT = BASE_USER, DESC = 'Ethernet Transmit Clock Input', IO_IF = ethernet_0, IO_IS = ETH_TXC
            PORT PHY_rx_clk = "", DIR = I, PERMIT = BASE_USER, DESC = 'Ethernet Receive Clock Input', IO_IF = ethernet_0, IO_IS = ETH_RXC

 3.プロジェクトをクリーンアップして、インプリメントします。
    AR# 52409
    日付 09/15/2014
    ステータス アクティブ
    種類 一般
    デバイス
    • Spartan-6
    ツール
    • EDK - 14
    IP
    • AXI Ethernet Lite
    このページをブックマークに追加