AR# 52431

Virtex-7 FPGA GTH トランシーバー、ACJTAG-IEEE 1149.6 - エンジニアリング サンプル (ES) シリコンの使用モード

説明

このアンサーは、Virtex-7 FPGA GTH トランシーバー のエンジニアリング サンプル (IES および GES) シリコンの IEEE 1149.6 - ACJTAG 使用モードについて説明します。

ソリューション

コンフィギュレーション後は、CPLL および QPLL 入力基準クロックがアクティブでトグルし、CPLL/QPLL は ACJTAG がイネーブルになる前に電源投入される (CPLLPD=1b0 および QPLLPD=1b0 の両方またはいずれかに設定される) 必要があります。

この要件は、インスタンシエートされたトランシーバーにのみ適用されます。コンフィギュレーションされていないデバイスやインスタンシエートされていないトランシーバーの場合には要件はありません。

AR# 52431
日付 04/15/2013
ステータス アクティブ
種類 一般
デバイス