UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - 適応型インテリジェント
  2. サポート
  3. AR# 52442: 2012.3 Vivado - ピン配置 : エラボレートされたデザインのパッケージ ビューに差動ポートをドラッグ アンド ドロップで配置しようとすると、間違った場所に配置される

AR# 52442

2012.3 Vivado - ピン配置 : エラボレートされたデザインのパッケージ ビューに差動ポートをドラッグ アンド ドロップで配置しようとすると、間違った場所に配置される

説明

差動ポートのあるデザインを作成しました。

エラボレートされたデザインを開き、[I/O Ports] タブを確認すると、差動信号が LVDS* タイプとして表示されていて、ポート名は [Neg Diff Pair] タブに表示されています。

この差動ポート ペアをドラッグ アンド ドロップして配置しようとすると、正しい P および N 側のポート位置に配置されません。

ペアになっているピンが分かれてしまい、関係のない P および N ピンに配置されるか、P 側の 2 つのピンに配置されてしまいます。

デザインを保存して実行すると、次のような DRC 警告メッセージが表示されます。
 

Differential terminals <signal>_p,<signal>_n placed at <>,<> are of incompatible polarities.

どうしたらこの問題を解決できるでしょうか。

ソリューション

エラボレートされたデザインを開いて I/O プランニングを実行しようとするときにのみこの問題が発生します。

合成されたデザインの場合は、ポートは正しく配置されます。

この問題は、Vivado 2013.1 およびそれ以降のバージョンで修正されています。
AR# 52442
日付 09/29/2014
ステータス アクティブ
種類 既知の問題
デバイス
  • Virtex-7
ツール
  • Vivado Design Suite - 2012.2

このウェブサイトを使用することで、cookie の使用を承諾したことになります。   詳細

このページをブックマークに追加