UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52447

7 Series Integrated Block for PCI Express v1.7 - x8Gen2 コアを生成すると XDC ファイルで userclk2 が誤って制約される

説明

問題の発生したバージョン : v1.7
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 40469) を参照

7 Series Integrated Block for PCI Express v1.7 コアを生成すると、userclk2 が 250MHz ではなく 125MHz に誤って制約されます。

ソリューション


この問題は既知の問題であり、コアの次のリリースで修正される予定です。

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴
2012/10/23 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40469 7 Series Integrated Block for PCI Express - Vivado 2012.4 および ISE 14.7 までのすべてのバージョンに対するリリース ノートおよび既知の問題 N/A N/A
AR# 52447
日付 12/17/2012
ステータス アクティブ
種類 既知の問題
IP
  • 7 Series Integrated Block for PCI Express (PCIe)
このページをブックマークに追加