UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52449

Virtex-7 FPGA Gen3 Integrated Block for PCI Express v1.3 (ISE 14.3/Vivado 2012.3) - ルート ポート コンフィギュレーションのサポート

説明

問題の確認されたバージョン : v1.3
修正されたバージョンおよびその他の既知の問題 : (ザイリンクス アンサー 47441) を参照

Virtex-7 FPGA Gen3 Integrated Block for PCI Express v1.3 コアではルート ポート コンフィギュレーションはサポートされていません。CORE Generator でルート ポート コンフィギュレーションを含む以前のプロジェクトをロードすると、エラーが発生します。

ソリューション

これは既知の問題で、今後のリリースで修正される予定です。

注記 : 「問題の確認されたバージョン」とは、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴 :
2012/10/23 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

AR# 52449
日付 02/28/2013
ステータス アクティブ
種類 既知の問題
IP
  • Virtex-7 FPGA Gen3 Integrated Block for PCI Express (PCIe)
このページをブックマークに追加