UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52492

Logicore IP Aurora 8B10B v8.3 - ISE 14.3 - ISE で生成された配置配線ネットリストを使用すると IP サンプル デザインのタイミング シミュレーションにエラーが発生する

説明

Aurora 8B10B v8.3 IP サンプル デザインのタイミング シミュレーションを実行するため、ISE で生成された配置配線ネットリストを使用すると、データ エラー カウントが見られ、Aurora 8B10B コアとともに配布されているテストベンチにより TEST FAIL メッセージが出力されます。このアンサーでは、この問題の解決方法を提示します。

ソリューション

Aurora サンプル デザインには 2 つの Aurora コアが相互接続されています。DUT2 の FRAME_CHECK がデータ受信可能になる前に DUT1 の FRAME_GEN が送信されるのが問題です。これは、コアでスラック違反を処理するために導入されているパイプライン フロップが原因です。
ソリューション :
FRAME_GEN からのデータ送信を遅らせます。example_design\traffic_gen_check\<componene name>_frame_gen.v モジュールに次のコードを追加します。
-----
reg [6:0] channel_up_dly = 7'd0;
always @ (posedge USER_CLK)
begin
if(&channel_up_dly)
channel_up_dly <= `DLY channel_up_dly;
else if(CHANNEL_UP)
channel_up_dly <= `DLY channel_up_dly + 1'b1;
end
//Generate RESET signal when Aurora channel is not ready
assign reset_c = RESET || !(&channel_up_dly);
-----
Note that reset_c wire isOR'd with channel_up_dly not with CHANNEL_UP.
改訂履歴
2012/10/29 - 初版
AR# 52492
日付 10/29/2012
ステータス アクティブ
種類 一般
IP
  • Aurora 8B/10B
  • ??????
このページをブックマークに追加