UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. Xilinx - Adaptable. Intelligent.
  2. サポート
  3. AR# 52493: LogiCORE IP Aurora 8B10B v8.3、ISE 14.3 - ISE で生成された配置配線ネットリストを使用するとタイミング シミュレーションで CRC エラーが発生する

AR# 52493

LogiCORE IP Aurora 8B10B v8.3、ISE 14.3 - ISE で生成された配置配線ネットリストを使用するとタイミング シミュレーションで CRC エラーが発生する

説明

ISE デザイン ツールで生成された配置配線ネットリストを使用すると、タイミング シミュレーションで CRC エラーが見られ、Aurora 8B10B コアに含まれるテストベンチから TEST PASS および CRC FAIL メッセージが出力されます。

ソリューション


CRC_PASS_FAIL_N および CRC_VALID 信号は、Aurora 8B10B コアの受信側での有効 CRC をチェックするために使用されます。CRC_VALID がアサートされる前に CRC_PASS_FAIL_N 信号がアサートされるのが問題です。

simulation/<component name>_tb.v モジュールを次のように変更する必要があります。「#1」 (太字) の遅延が always ブロックに追加されています。

always @ (posedge crc_pass_fail_n_1)
begin
#1;
if(flag_1 == 1)
begin
flag_2 <= 1'b1;
flag_1 <= 1'b0;
end
end

always @ (posedge crc_pass_fail_n_2)
begin
#1;
if(flag_3 == 1)
begin
flag_4 <= 1'b1;
flag_3 <= 1'b0;
end
end


改訂履歴 :
2012/10/30 - 初版
AR# 52493
日付 10/31/2012
ステータス アクティブ
種類 一般
IP
  • Aurora 8B/10B

このウェブサイトを使用することで、cookie の使用を承諾したことになります。   詳細

このページをブックマークに追加