ザイリンクス Zynq-7000 SoC ソリューション センター

ザイリンクス Zynq-7000 SoC ソリューション センターには、Zynq-7000 SoC に関する質問が集められています。 

Zynq-7000 SoC を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス Zynq-7000 SoC ソリューション センターから情報を入手してください。

クイック リンク

『UltraFast エンベデッド デザイン設計手法ガイド』 (UG1046)

ソフトウェア開発者ソリューション センター

ボードおよびキット ソリューション センター

エンベデッド ソリューション フォーラム

ザイリンクス オープンソース Wiki

Vビデオ チュートリアル

製品ページ

デザイン アシスタント

Zynq-7000 SoC デザイン アシスタント

デザイン アシスタントでは、Zynq-7000 SoC で推奨されるデザイン フローを説明し、よく発生する問題をデバッグしていきます。デザイン アシスタントでは、設計やトラブルシュートに役立つ情報を提供するだけではなく、Zynq-7000 SoC を使用して効率よく設計するために役立つ資料も紹介します。

注記: このアンサーは、ザイリンクス Zynq-7000 SoC ソリューション センター (Xilinx Answer 52512) の一部です。ザイリンクス Zynq-7000 SoC ソリューション センターには、Zynq-7000 SoC に関する質問が集められています。Zynq-7000 SoC を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス Zynq-7000 SoC ソリューション センターから情報を入手してください。


Zynq-7000 SoC デザインに関する質問またはトラブルシュートする必要のある問題が発生しているデザイン段階を選択してください。 

これにより、設計を進めていくのに必要な情報が Zynq-7000 SoC デザイン アシスタントで入手できるようになります。

システム デザイン アシスタント

(Xilinx Answer 52538) 「Zynq-7000 SoC - ブートおよびコンフィギュレーション」には、ブートおよびコンフィギュレーションに関するよくある質問および既知の問題の Zynq-7000 SoC アンサーがリストされています。
(Xilinx Answer 51779) 「Zynq-7000 SoC - サンプル デザインおよびテクニカル ヒント」では、Zynq-7000 プログラマブル ロジック (PL) のハードウェア デザインを支援するためのヒントを示します。
(Xilinx Answer 50863) 「Zynq-7000 SoC - デバッグ」では、デバッグ ガイド、サードパーティのデバッグ ツールを設定する方法など、デバッグ ソリューションに関連する Zynq-7000 SoC のアンサーをリストします。
(Xilinx Answer 52540) 「Zynq-7000 SoC - よく寄せられる質問 (FAQ)」では、Zynq-7000 SoC に関するよくある質問をリストします。

ハードウェアおよび IP デザイン アシスタント

(Xilinx Answer 52539) 「Zynq-7000 SoC - ボード デザイン」には、ボード デザインに関するよくある質問および既知の問題の Zynq-7000 SoC アンサーがリストされています。
(Xilinx Answer 53051) 「Zynq-7000 SoC - PS DDR コントローラー」では、よくある質問および既知の問題など、プロセッシング システム (PS) DDR コントローラー (DDRC) に関連する Zynq-7000 SoC のアンサーをリストします。

ソフトウェア デザイン アシスタント

(Xilinx Answer 55831) 「ザイリンクス ソフトウェア開発ソリューション センター」には、ザイリンクスツール (SDK、Vivado Design Suite など) 内でのソフトウェア開発に関連する既知の問題がまとめられています。
(Xilinx Answer 52600) 「Zynq-7000 SoC - スタンドアロン アプリケーション開発」には、ボード デザインに関するよくある質問および既知の問題の Zynq-7000 SoC アンサーがリストされています。
(Xilinx Answer 52599) 「Zynq-7000 SoC - オペレーティング システム開発」には、OS に関するよくある質問および既知の問題の Zynq-7000 SoC アンサーがリストされています。

資料

Zynq-7000 SoC - 資料

  • 資料ガイド
    • 製品ページ
    • 製品サポート ウェブサイト
    • Documentation Navigator (DocNav) データベース
    • 資料リリース
    • アンサー レコード
    • フォーラム
    • インターネット検索
  • デバイス資料 (ザイリンクス)
  • デバイス資料 (サードパーティ)
  • Zynq-7000 に関連する 7 シリーズ デバイス資料
  • ボード資料
  • デザイン ツール (Vivado/ISE および SDK)
  • アプリケーション ノート

資料ガイド

製品ページ

Zynq-7000 SoC 製品ページおよびその他のザイリンクス製品ページを参照してください。


製品サポート ウェブサイト

資料は、ザイリンクス製品サポート ウェブサイトから検索してください。
タブをクリックしていくと、ボードとキット、プログラマブル ロジック IP、デザイン ツール、アプリケーション ノート、ホワイト ペーパーなどの資料が表示されます。


Documentation Navigator (DocNav) データベース

DocNav は、ザイリンクスのハードウェア製品、デザイン ツールおよびその他の資料のインデックス付きデータベースです。DocNav (~100MB) は、ダウンロード ウェブページからダウンロード可能です。DocNav の詳細は、(Xilinx Answer 50463) を参照してください。

資料リリース

Zynq-7000 SoC の新規資料およびアップデート資料は、ザイリンクス製品サポート ウェブサイトと DocNav データベースに追加されます。
資料リリース通知にご登録ください。Xilinx.com にサインインするか新規アカウントを作成して、通知を選択してください。

アンサー レコード

アンサーでは、さまざまなトピックのガイダンスを示し、ザイリンクス製品に関する詳細情報を迅速に提供します。サポート ウェブサイトから、アンサー レコード、フォーラム、およびその他の資料を検索してください。

フォーラム

ザイリンクスが主催するフォーラムは、ザイリンクス ユーザー コミュニティ フォーラム ウェブサイトにリストされています。検索またはサインインして、メンバーになってください。

インターネット検索

インターネットは、ヘルプが必要な場合の有益なリソースです。「ザイリンクス」という名称を含めて、または含めずに検索します。インターネット検索では、エラーおよび警告メッセージの解決策を見つけることができます。

デバイス資料 (ザイリンクス)

『Zynq-7000 SoC テクニカル リファレンス マニュアル』 (UG585) は、Zynq SoC のアーキテクチャ、機能、および制御およびステータス レジスタの詳細な説明を含む総合的なユーザー ガイド (1700ページ以上) です。このユーザー ガイドは、システム アーキテクトとレジスタ レベルのプログラマを対象としています。Zynq SoC の PS 側の機能は、(Z-7010 CLG225 デバイスを除く) すべてのデバイスで同じです。

すべてのデータシート、エラッタおよびその他のユーザー ガイドは、ザイリンクス製品サポートと資料ウェブサイトから参照できます。

『Zynq-7000 SoC (Z-7007S、Z-7012S、Z-7014S、Z-7010、Z-7015、Z-7020): DC 特性および AC スイッチ特性』 (DS187)
『Zynq-7000 SoC (Z-7030、Z-7035、Z-7045、Z-7100): DC 特性および AC スイッチ特性』 (DS191)
『Zynq-7000 SoC パッケージおよびピン配置ガイド』 (UG865)
『Zynq-7000 SoC ソフトウェア開発者向けガイド』 (UG821)
『Zynq-7000 SoC PCB デザイン ガイド』 (UG933)
(Xilinx Answer 47916): エラッタおよび関連するアンサー レコード

『Zynq-7000 SoC テクニカル リファレンス マニュアル』 (UG585) には、資料へのリンクがリストされた付録も含まれています。


デバイス資料 (サードパーティ)

PS リソースの IP サプライヤーは、(Xilinx Answer 47921) にリストしています。Arm Infocenter ウェブサイト も参照してください。

『Zynq-7000 SoC テクニカル リファレンス マニュアル』 (UG585) にサードパーティ IP がリストされています。ザイリンクスでは、Arm サードパーティー資料のリンクのみを提供できます。


Zynq-7000 に関連する 7 シリーズ デバイス資料

Zynq SoC のプログラマブル ロジックは 7 シリーズの Artix と Kintex FPGA に類似しています。PL リソースは、『Zynq-7000 SoC テクニカル リファレンス マニュアル』 (UG585) の「プログラマブル ロジックの説明」の章で説明されています。付録には、ザイリンクス 7 シリーズの資料のリストが含まれています。


ボード資料

ザイリンクス ボード キットおよび関連資料のリストは、(Xilinx Answer 43746) - 「ザイリンクス ボードおよびキット ソリューション センター - 資料」を参照してください。

Zynq-7000 7z020 および 7z010 デバイスをベースにした Avnet 開発ボードのコミュニティ ベース ウェブサイト ZedBoard.org を参照してください。


改訂履歴
2013 年 8 月改訂


デザイン アドバイザリ

Zynq-7000 SoC デバイスのデザイン アドバイザリのマスター アンサー

Zynq-7000 デバイスについては、Zynq のデータシート、テクニカル リファレンス マニュアル、およびその他の資料で説明されています。

このアンサーでは、これらの資料に含まれない重要なデザイン アドバイザリおよびその他の注意点をリストします。

技術的な内容は、ザイリンクス Zynq-7000 SoC ソリューション センター (Xilinx Answer 52512) にまとめられています。


2018 年 9 月 17 日のデザイン アドバイザリ
(Xilinx Answer 71437)Zynq-7000 のデザイン アドバイザリ: 2018.2 (およびそれ以前) の U-Boot でパーティション ヘッダーが認証されない  [セキュリティ]
(Xilinx Answer 71436)Zynq-7000 のデザイン アドバイザリ: パーティションを読み込んだときに 2018.2 (およびそれ以前) の U-Boot で BootROM で検証されて OCM に格納されている PPK が使用されない[セキュリティ]

2018 年 8 月 6 日のデザイン アドバイザリ

(Xilinx Answer 71225)Zynq-7000 のデザイン アドバイザリ: FSBL がブート イメージを外部 DDR で認証する[セキュリティ]
(Xilinx Answer 71292)Zynq-7000 のデザイン アドバイザリ: FSBL でパーティションに対してパーティション ヘッダーの内容に基づいてセキュリティ操作が実行される[セキュリティ]

2018 年 4 月 9 日のデザイン アドバイザリ

(Xilinx Answer 70537)すべての ISE バージョンおよび VIvado 2017.2 以前のバージョンでの Zynq-7000 SoC RSVDGND ピンおよび PL STARTUPE2 プリミティブの要件に関するデザイン アドバイザリ

 

2016 年 11 月 1 日のデザイン アドバイザリ

(Xilinx Answer 68006)2016.1 および 2016.2 ザイリンクス デザイン ツール (Vivado、SDAccel、SDSoC) の write_bitstream に関するデザイン アドバイザリ - マルチスレッドが原因でコンフィギュレーション メモリ セルが正しく設定されない可能性がある

 

2016 年 8 月 8 日のデザイン アドバイザリ

(Xilinx Answer 66871)7 シリーズ FPGA および Zynq-7000 SoC - 電源投入中の HR I/O の遷移

2015 年 11 月 2 日のデザイン アドバイザリ

(Xilinx Answer 65688)Zynq-7000 PS DDR のデザイン アドバイザリ - LPDDR2 DRAM では温度軽減が [High] では十分でないことがある

Design Advisory Alerted on October 19, 2015 年 10 月 19 日のデザイン アドバイザリ

(Xilinx Answer 65145)Zynq-7000 PS DDR のデザイン アドバイザリ - DDR3 CKE ディアサート時間が短すぎる

2015年 9 月 14 日のデザイン アドバイザリ


(Xilinx Answer 65240)Zynq-7000 SoC のデザイン アドバイザリ - PS eFUSE インテグリティのためのパワーオン/オフ シーケンス要件 

2015 年 2 月 23 日のデザイン アドバイザリ


(Xilinx Answer 63149)Zynq-7000 SoC のデザイン アドバイザリ - PS_POR_B リセット シーケンスによりセキュア ロックダウンがトリガーされる

 

 

2014 年 6 月 23 日のデザイン アドバイザリ


(Xilinx Answer 60848)Zynq-7000 SoC のデザイン アドバイザリ - スタティック メモリ コントローラー、パラレル (SRAM/NOR) インターフェイス 64 MB コンフィギュレーションの問題

 

2014 年 6 月 2 日のデザイン アドバイザリ


(Xilinx Answer 60454)Zynq-7000 PS DDR コントローラーのデザイン アドバイザリ - ISE/EDK および Vivado 2013.3 以前で DDR IO が適切に設定されない

 

2014 年 4 月 28 日のデザイン アドバイザリ


(Xilinx Answer 59999)Zynq-7000 SoC、eMMC のデザイン アドバイザリ - JEDEC 規格 4.41 では 3 ns の入力ホールド タイムが必要

2013 年 12 月 9 日のデザイン アドバイザリ


(Xilinx Answer 57930)Zynq-7000 SoC のデザイン アドバイザリ - VMODE が 1.8V に設定されているとバウンダリ スキャン テストでエラーとなる
(Xilinx Answer 58694)Zynq-7000 SoC のデザイン アドバイザリ - デカップリング キャパシタ要件のアップデート (デカップリング キャパシタの追加が必要な状況)

 

2013 年 10 月 14 日のデザイン アドバイザリ


(Xilinx Answer 57744)Zynq-7000 SoC のデザイン アドバイザリ - 16 MB より大型のフラッシュを使用する場合の Zynq および QSPI のリセット要件

 

2013 年 9 月 16 日のデザイン アドバイザリ


(Xilinx Answer 57193)Artix-7、Kintex-7、Virtex-7、Zynq-7000 パッケージのデザイン アドバイザリ - 7 シリーズの熱抵抗値 (Theta-JA、Theta-JB、Theta-JC) をさらに正確な値にアップデート (多くは大幅に変更)

 

2013 年 6 月 24 日のデザイン アドバイザリ


(Xilinx Answer 56195)Zynq-7000 SoC のデザイン アドバイザリ - ES シリコンでは機能していたデザインがプロダクション シリコンではブートしない

 

2013 年 2 月 18 日のデザイン アドバイザリ


(Xilinx Answer 47916)Zynq-7000 SoC デバイス - シリコン リビジョン間の相違点
(Xilinx Answer 53450)Zynq-7000 SoC、USB のデザイン アドバイザリ - ULPI インターフェイスに 1ns の入力ホールド タイムが必要
(Xilinx Answer 54190)Zynq-7000 SoC、APU のデザイン アドバイザリ - L2 キャッシュ操作が実行されるには slcr.L2C_RAM レジスタをプログラムする必要がある
(Xilinx Answer 54195)Zynq-7000 VCCPLL 電源感度のデザイン アドバイザリ

 


Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
53450 Zynq-7000 SoC、USB のデザイン アドバイザリ - ULPI インターフェイスに 1 ns の入力ホールド タイムが必要 N/A N/A
54190 Zynq-7000 SoC、APU のデザイン アドバイザリ - L2 キャッシュ操作には slcr.L2C_RAM レジスタをプログラムする必要がある N/A N/A
54195 Zynq-7000 SoC のデザイン アドバイザリ - VCCPLL の扱い N/A N/A
56195 Zynq-7000 SoC のデザイン アドバイザリ - ES シリコンでは機能していたデザインがプロダクション シリコンではブートしない N/A N/A
57744 Zynq-7000 SoC のデザイン アドバイザリ - 16 MB より大型のフラッシュを使用する場合の Zynq および QSPI のリセット要件 N/A N/A
57930 Zynq-7000 SoC のデザイン アドバイザリ - VMODE が 1.8V に設定されているとバウンダリ スキャン テストでエラーとなる N/A N/A
58694 Zynq-7000 SoC のデザイン アドバイザリ - デカップリング キャパシタ要件のアップデート (デカップリング キャパシタの追加が必要な状況) N/A N/A
60454 Zynq-7000 PS DDR コントローラーのデザイン アドバイザリ - ISE/EDK および Vivado 2013.3 以前で DDR IO が適切に設定されない N/A N/A
63149 Zynq-7000 SoC のデザイン アドバイザリ - PS_POR_B リセット シーケンスによりセキュア ロックダウンがトリガーされる N/A N/A