UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52537

LogiCORE IP Ten Gigabit Ethernet PCS/PMA (10GBASE-R/10GBASE-KR)v2.5 - GT リセットや不安定なクロックがあるとケーブル装着を検出するロジックにより、ブロック ロック FSM が Low になったままになる

説明

Ten Gigabit Ethernet PCS/PMA v2.4 rev2、v2.4 rev3、または v2.5 のコアを使用している場合、ブロック ロック FSM がリセットに保持されたままのデッドロック状態になる可能性があります。

ブロック レベルのコードには、ケーブルの取り外しや再装着を検出するロジックがあります。 

タイミング悪く PMA リセットが出力されたり、GT からの RX 出力クロックが不安定になると、ケーブルが再装着されたにもかかわらず、このロジックがされなかったと判断してしまうことがあります。

この結果、signal_detect 制御が Low になったままとなり、コアのブロック ロック FSM がリセットになったままになります。

ソリューション

この問題が発生する確率は非常に低いです。 

この状況から回復するため、コアのサンプル デザインへのマスター リセットを出力できます。

ケーブルの取り外し/再度取り付け用のロジックのコードは、v2.6 のコアで大きくアップデートされます。このバージョンのコアは Vivado 2012.4 / ISE Design Suite 14.4 でリリースされる予定です。

AR# 52537
日付 09/08/2014
ステータス アクティブ
種類 一般
IP
  • 10 Gigabit Ethernet PCS-PMA with FEC/Auto-Negotiation for backplanes (10GBASE-KR)
  • Ten Gigabit Ethernet PCS/PMA
このページをブックマークに追加