UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52580

Zynq-7000, EDK 14.2 - Sleep 関数によって正しいタイミングにならない

説明


14.2 では、CP15 カウンターに基づいてスタンドアロン BSP の sleep 関数が関数を呼び出します。

CP15 は 32 ビット カウンターで、オーバーフローしやすく、結果として誤ったタイミング情報を提供する可能性があります。

ソリューション


14.3 では、CP15 カウンターの代わりにグローバル タイマーが使用され、正確なタイミング情報を提供します。

14.3 で sleep 関数を使用する場合は、14.2 で作成したタイミング制約を再評価する必要があります。
AR# 52580
日付 10/25/2012
ステータス アクティブ
種類 既知の問題
デバイス
  • Zynq-7000
このページをブックマークに追加