UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52626

7 シリーズ、STARTUPE2 - CCLK 出力をユーザー ファンクションに切り替えるには USRCCLK0 で 3 クロック サイクル必要

説明

STARTUPE2 プリミティブを使用してクロックを USRCCLK0 に適用しても、最初の 2 ~ 3 サイクル間は外部 CCLK ラインで何の反応も見られません。

また、コンフィギュレーション クロック ソースを供給するため EMCCLK ピンを使用する場合、デバイスがコンフィギュレーションされて DONE が High になった後でも、このクロックが CCLK ピンに供給されています

これは正しい動作ですか。

ソリューション

STARTUPE2 プリミティブでは、コンフィギュレーション後の最初の 3 クロック サイクルが無視されます。

ただし、クロックが既に使用された後にクロックを停止してから再開するとこの動作になりません。

内部コンフィギュレーション バスから FPGA デバイスからの USERCCLK0 入力に CCLK ソースを切り替えるには、この 2 クロック サイクルが必要です。

EMCCLK がコンフィギュレーションのクロック ソースとして使用されていると、次の条件が満たされている場合にさらに注意が必要となります。

  • STARTUPE2 がインスタンシエートされている
  • USRCCLKTS が 0 に設定されている
  • USERCCLK が接続されている
  • EMCCLK がコンフィギュレーション ソースとして使用されている


この場合、EMCCLK をクロック入力からユーザー I/O に切り替えるのに 3 クロック サイクが必要になります。

USERCCLK0 がゲート化されていて、EOS の後クロックが送信されていない場合、コンフィギュレーションが完了した後も EMCCLK は CCLK 上で供給し続けます。

また、EMCCLK がデザインで I/O として使用されている場合、このピンはユーザー ファンクションには切り替わりません。

Virtex-6 でも同様の動作が見られます。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
35954 Virtex-5 - SPI フラッシュにアクセスすると STARTUP_VIRTEX5 で USERCLKO および CCLKが同期しない N/A N/A
AR# 52626
日付 09/21/2015
ステータス アクティブ
種類 一般
デバイス
  • Kintex-7
  • Virtex-7
  • Artix-7
  • Virtex-6
このページをブックマークに追加