UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 5263

VCS - VCS でシミュレーションを実行する方法

説明

キーワード : VCS, UniSims, SimPrims, compiled, simulation, コンパイル, シミュレーション

重要度 : 標準

概要 :
VCS を使用してシミュレーションを実行する方法について

VCS を使用したシミュレーションには、次の 2 種類の方法があります。

- コンパイル時間オプションのあるライブラリ ソース ファイルを使用
- 事前にコンパイルされた共有ライブラリを使用

VCS 用 Alliance ライブラリのコンパイル方法については、(Xilinx Answer 6330) を参照してください。

VCS および VCSi はほぼ同じですが、VCS の方がより最適化されており、RTL および混合レベルのデザインのスピードが速くなっています。 ゲートレベルのデザインは、同じ程度のスピードで動作します。 VCS および VCSi は、まったく同じシミュレーション結果が得られるよう保証されています。 VCSi は、vcs ではなく、vcsi コマンドを使用して起動されます。

次の文章では、VCS と VCSi を同義とします。

ソリューション

1

コンパイル時間オプションのあるライブラリ ソース ファイルを使用

デザインの構成 (ザイリンクスのインスタンシエーションされたプリミティブまたは CORE Generator コンポーネント) によって、RTL シミュレーションの場合は、次のコマンド行を指定します。

vcs -y $XILINX/verilog/src/unisims -y $XILINX/verilog/src/xilinxcorelib
+incdir+$XILINX/verilog/src +libext+.v $XILINX/verilog/src/glbl.v
-Mupdate -R <testfixture>.v <design>.v

タイミング シミュレーションや NGD2VER 後の場合は、SimPrims ベースのライブラリが使用されます。 コマンド ラインに次の行を入力します。

vcs +compsdf -y $XILINX/verilog/src/simprims $XILINX/verilog/src/glbl.v
+libext+.v -Mupdate -R <testfixture>.v time_sim.v

タイミング シミュレーション用に SDF ファイルをバックアノテートするには、(Xilinx Answer 6349) を参照してください。

-R オプションは、コンパイル後、自動的に実行ファイルをシミュレーションします。

-Mupdate オプションは、インクリメンタル コンパイルを使用可能にします。 モジュールは、次のいずれかの理由によりコンパイルし直されます。

1. 階層リファレンスのターゲットが変更されている。
2. パラメータなどコンパイル時間の定数が変更されている。
3. モジュールでインスタンシエートされたモジュールの一部が変更されている。
4. モジュールがインライン処理されている。 たとえば、VCS でモジュール定義のグループをさらに大きなモジュール定義のグループに内部マージすると、シミュレーションの速度が速くなります。 影響を受けたモジュールはコンパイルし直されます。 (1 度のみ実行されます。)

2

事前にコンパイルされた共有ライブラリを使用 :

シミュレーション ライブラリは、VCS の使用前にコンパイルしておく必要があります。 VCS 用ザイリンクス Verilog ライブラリのコンパイル方法については、(Xilinx Answer 6330) を参照してください。

デザインの構成 (ザイリンクスのインスタンシエーションされたプリミティブまたは CORE Generator コンポーネント) によって、RTL シミュレーションの場合は、次のコマンド行を指定します。

vcs -Mupdate -Mlib=<compiled_dir>/unisims_ver -y $XILINX/verilog/src/unisims
-Mlib=<compiled_dir>/xilinxcorelib_ver - +incdir+$XILINX/verilog/src
+libext+.v $XILINX/verilog/src/glbl.v -R <testfixture>.v <design>.v

タイミング シミュレーションや NGD2VER 後の場合は、SimPrims ベースのライブラリが使用されます。 コマンド ラインに次の行を入力します。

vcs +compsdf -Mupdate -Mlib=<compiled_lib_dir>/simprims_ver
-y $XILINX/verilog/src/simprims $XILINX/verilog/src/glbl.v +libext+.v
-R <testfixture>.v time_sim.v

タイミング シミュレーション用に SDF ファイルをバックアノテートするには、(Xilinx Answer 6349) を参照してください。

-R オプションは、コンパイル後、自動的に実行ファイルをシミュレーションします。 最後に、-Mlib=<compiled_lib_dir> オプションは、VCS で記述子情報を検索した後、実行ファイルをリンクさせるときに、モジュールをコンパイルしてオブジェクト ファイルを生成します。


-Mupdate オプションは、インクリメンタル コンパイルを使用可能にします。 モジュールは、次のいずれかの理由によりコンパイルし直されます。

1. 階層リファレンスのターゲットが変更されている。
2. パラメータなどコンパイル時間の定数が変更されている。
3. モジュールでインスタンシエートされたモジュールの一部が変更されている。
4. モジュールがインライン処理されている。 たとえば、VCS でモジュール定義のグループをさらに大きなモジュール定義のグループに内部マージすると、シミュレーションの速度が速くなります。 影響を受けたモジュールはコンパイルし直されます。 (1 度のみ実行されます。)
AR# 5263
作成日 12/18/1998
最終更新日 10/09/2003
ステータス アクティブ
タイプ 一般