AR# 52632

Vivado シミュレータ - 電力解析用に SAIF ファイルを生成する方法

Vivado XSIM で .saif ファイルを生成する方法を教えてください。

次の手順に従って .saif ファイルを生成します。

1. VHDL ではなく Verilog ネットリストのみを使用して、インプリメンテーション後の論理シミュレーションを実行します。

2. XSIM で論理シミュレーションを開いた後、Tcl コンソールに次のコマンドを入力します。

open_saif
log_saif [get_object /<toplevel_testbench/uut/*>]
run *ns
close_saif

log_saif コマンドを使用すると、引数で指定される信号のみが記録され、シミュレーション波形ビューに表示される信号はデフォルトでは記録されません。

特定の信号または内部信号を監視する場合は、それらを追加する必要があります。次に例を示します。

set top_level [get_obj]

これを top_level TB を選択して実行します。

set my_int_signal1 [get_objects {/my_TB/uut/Module_1/sub_module1/CLK}]
set my_int_signal2 [get_objects {/my_TB/uut/Module_1/sub_module3/EN}]

set saif_signals [get_obj $top_level $my_int_signal1 $my_int_signal2]

これにより、上記の定義された信号すべてが 1 つの変数に結合されます。

log_saif [get_objects $saif_signals]

これにより、定義された信号すべてが .saif ファイルに記録されます。

run xx ns
close_saif

次の方法を使用することもできます。

log_saif [get_objects $top_level]
log_saif [get_objects $my_int_signal1]


log_saif [get_objects $my_int_signal2]

このアンサーレコードはお役に立ちましたか?

Answer Number	アンサータイトル	問題の発生したバージョン	修正バージョン
58882	ザイリンクスシミュレーションソリューションセンター - デザインアシスタント - Vivado シミュレータ - ビヘイビアーシミュレーション	N/A	N/A

このページをブックマークに追加