UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52648

Vivado 合成 - 「ERROR: [Synth 8-2442] non-net port I_CLK cannot be of mode input ["*.v":*]」というエラー メッセージが表示される

説明

Vivado 合成で次のようなエラー メッセージが表示されます。この問題の解決方法を教えてください。

Error: [Synth 8-2442] non-net port I_CLK cannot be of mode input ["*/demo.v":40]

Error: [Common 17-69] Command failed: Synthesis failed - please see the console or run log file for details

ソリューション

これらのエラーは、デフォルトのネット タイプが `default_nettype ディレクティブにより変更されているために発生します。

このエラーを解決するには、次のいずれかの方法を使用してください。

1) `default_nettype 指示子を削除するか、`default_nettype wire と定義し直して、デフォルトのネット タイプを wire に設定します。

注記: `default_nettype 指示子の影響を受けるファイルは、コンパイル順によります。これは、この指示子が読み込まれてから別の指示子により無効になるまでにコンパイルされたすべてのファイルに影響します。

2) 入力ポートを明示的に wire として宣言します。

次に例を示します。

`default_nettype none

module my_module

(
input wire clk,
input wire reset,
input wire data_in,
output reg data_out
);

AR# 52648
日付 10/10/2016
ステータス アクティブ
種類 一般
ツール
  • Vivado Design Suite
このページをブックマークに追加