UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52686

AXI Bridge for PCI Express v1.04.a - 無効なデバイスのコンフィギュレーション スペースを読み込むとコアから不正なデータが出力される

説明


問題の発生したバージョン : v1.04.a
解決したバージョンとその他の既知の問題
: (ザイリンクス アンサー 44969) 参照

すべてのバスのデバイスの最大数がブリッジ RC および EP コンフィギュレーションで 1 に制限されていると、その他の下位のバス (PCIe デバイスが使用できない場合は、バス数 >= 2) のスペースの最初の DW のコンフィギュレーション読み出しが 0xffffffff ではなく 0x00000000 になります。

ソリューション


これは既知の問題で、次のコア リリースで修正される予定です。

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44969 AXI Bridge for PCI Express - ISE 14.7 までの全バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 52686
日付 10/31/2012
ステータス アクティブ
種類 既知の問題
IP
  • AXI PCI Express (PCIe)
このページをブックマークに追加