UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52687

AXI Bridge for PCI Express v1.04.a - C_PCIEBAR2AXIBAR_*_SEC のデフォルト値

説明


問題の確認されたバージョン: v1.04.a
修正されたバージョンやその他の既知の問題 : (ザイリンクス アンサー 44969) を参照してください。

AXI Bridge for PCI Express v1.04.a コアの C_PCIEBAR2AXIBAR_*_SEC はデフォルトで 0 に設定されています。C_PCIEBAR2AXIBAR_*_SEC は AXI BAR メモリ空間 (PCIe BAR_0) (PCIe からアクセス可能) をセキュアまたはノンセキュアなメモリ マップ空間となるように定義するパラメーターです。推奨する設定値は 1 です。

ソリューション


これは既知の問題で、次のコア リリースで修正される予定です。

注記 : 「問題の確認されたバージョン」とは、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44969 AXI Bridge for PCI Express - ISE 14.7 までの全バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 52687
日付 10/31/2012
ステータス アクティブ
種類 既知の問題
IP
  • AXI PCI Express (PCIe)
このページをブックマークに追加