AR# 52724

説明

ソリューション

これは、VTC の生成および検出が両方とも有効な場合に発生する、Video Timing Controller v5.00.a および v5.01.a での既知の問題です。

予約済みビット

この問題を回避するには、CONTROL レジスタ ビット 12 (Reserved と示されている) を 1 に設定してください。このレジスタは、他に影響を与えることなしに 1 に設定できます。Video Timing Controller v5.01.a Rev2 またはそれ以降の pCore パッチおよび Video Timing Controller v6.0 では、ビット 12 を 1 に設定する必要はありません。

Generator Vertical Blank Offset Source Select

Video Timing Controller v5.01 および v5.01.a の製品ガイドで予約済みと示されている CONTROL レジスタ ビット 17 は、実際は Generator Vertical Blank Offset Source Select レジスタです。

ビデオ タイミング コントローラーの検出および生成を同期させる場合は 0 に設定し、これらを個別に動作させる場合は 1 に設定する必要があります。

• 0 : 検出レジスタ (0x003c) から F0_VBLANK_HSTART を選択、検出レジスタ (0x003c) から F0_VBLANK_HEND を選択
• 1 : 生成レジスタ (0x007c) から F0_VBLANK_HSTART を選択、生成レジスタ (0x007c) から F0_VBLANK_HEND を選択

LogiCORE IP Video Timing Controller のリリース ノートおよび既知の問題のリストは、(ザイリンクス アンサー 32754) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード