UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52752

14.1 PlanAhead - MIF ファイルが必要なビヘイビアー モデルのコアのシミュレーションで「ERROR: cannot open file 'initfile' (VHDL-1470)」というエラー メッセージが表示される

説明

PlanAhead 14.1 で、左側にある [Run Simulation] を使用してコアがシミュレートされると、fuse/xelab でエラーが発生し、ファイルを開くことができないというエラー メッセージが表示されます。

ERROR: cannot open file 'initfile' (VHDL-1470)

ソリューション

XilinxCoreLib からモデルをインスタンシエートするラッパーは、コア ジェネリックの c_elaboration_dir を指定しません。つまり、MIF ファイルを検出できるようにシミュレータの作業ディレクトリにこのファイルを保存しておく必要があります。HDL のすべてのファイル パスは、シミュレーション実行ファイルが起動されるディレクトリに関連しています (<projdir>\project_1\project_1.runs\sim_1 など)。MIF ファイルは生成されており、.srcs ディレクトリにあります。

この問題は ISE Design Suite 14.2 で修正されています。
AR# 52752
日付 11/02/2012
ステータス アーカイブ
種類 一般
ツール
  • PlanAhead - 12.1
このページをブックマークに追加