UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52756

14.3 EDK、axi_emc v1.03a - AWVALID および ARVALID が同時にアサートすると、レース コンディションが発生する可能性がある

説明

AWVALID および ARVALID が同時にアサートすると、レース コンディションが発生する可能性があります。

ソリューション


v1.03.a のコントローラーの S_AXI_MEM ポートに 2 つの AXI4 マスターが同時にアクセスすると、この問題が発生します。

AssemblyView.JPG
AssemblyView.JPG


EMC コントローラー v1.03a に AXI4 がある特定のシーケンスでアクセスすると、S_AXI_MEM インターフェイスが停止します。

そのシーケンスは次のとおりです。

長さ 4 の READ_BURST (MASTER1 から)

そして次の操作が続きます。

WRITE (MASTER0 から) および READ_BURST (MASTER1から)。このとき AWVALID および ARVALID が同時にアサートされます。(注記 : WVALID は 1 サイクル後です。)

これに、S_AXI_MEM の停止を示すシミュレーションのスナップショットが続きます。実際には、WREADY および AWREADY は High になりませんが、BVALID が High になります。BRESP はエラーをフラグしないため (常に 0)、これは AXI 違反です。

Sim_Bug.JPG
Sim_Bug.JPG


このアンサーの最後に緊急パッチが添付されています。これを 14.3 のツールで使用可能な v1.03a のコアに適用します。




ar52756_EDK_14_3_Preliminary_rev1.zip
AR# 52756
日付 12/03/2012
ステータス アクティブ
種類 既知の問題
デバイス
  • Spartan-6 LX
  • ??????
ツール
  • EDK - 13.4
  • EDK - 14.3
  • ??????
IP
  • AXI External Memory Controller
  • ??????
このページをブックマークに追加