AR# 52759


2012.2 Vivado IP フロー - AXI BFM コアを合成すると「ERROR: [Designutils 20-414] HRTInvokeSpec : No Verilog or VHDL sources specified」というエラー メッセージが表示される


AXI BFM コアをプロジェクトに追加して合成しました。synth_design に対して Vivado で次のようなメッセージが表示されます。

Starting synthesis...

Using part: xc7vx485tffg1157-1
WARNING: [IP_Flow 19-1100] IP 'my_cdn_axi4_slave_bfm_wrap' does not match the current project part 'xc7vx485tffg1157-1'.
You may continue to use existing outputs but part differences may result in undefined behavior. Please review your project settings if this is unexpected.
INFO: [Common 17-78] Attempting to get a license: Synthesis
INFO: [Common 17-290] Got license for Synthesis
INFO: [Common 17-291] Device 'xc7vx485t' license available: Synthesis
INFO: [Common 17-83] Releasing license: Synthesis
ERROR: [Designutils 20-414] HRTInvokeSpec : No Verilog or VHDL sources specified


メッセージは正しいものです。IP から出力された合成用の RTL ファイルはありません。

GUI に表示されているのがこの IP でサポートされているターゲットであれば、IP で右クリックして [Generate Output Products] をクリックするか、TCL で list_targets [get_files my_cdn_axi4_slave_bfm_wrap.xci] とすると、合成ターゲットがないことがわかります。さらに、この IP の [IP Sources] タブにも合成ファイルは表示されていません。

合成ソースを使用して IP コアを合成する際、このメッセージは正しいのですが、Vivado 2012.3 ツールでは、わかりやすくするためメッセージが変更されています。

WARNING: [#UNDEF] 'Synthesis' target generation is not supported for the IP ( my_cdn_axi4_slave_bfm_wrap.xci ). No files will be delivered for this target.
AR# 52759
日付 01/09/2014
ステータス アーカイブ
種類 既知の問題
People Also Viewed