UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52774

2012.2 Vivado IP フロー - MIG IP の XDC 制約が読み込まれず、「[Designutils 20-1277] Could not find cell 'inst'.」というメッセージが表示される

説明

デザインをエラボレートしているときに次のようなエラー メッセージが表示されます。MIG IP は最上位として設定されています。
[Designutils 20-1277] Could not find cell 'inst'. The XDC file /<proj_dir>/<proj_name>.srcs/sources_1/ip/mig_7series_v1_7_1/mig_7series_v1_7_1/user_design/constraints/mig_7series_v1_7_1.xdc will not be read for this cell.
デザインにも XDC にも「inst」という名前はありません。

これはどこから来る名前でしょうか。

ソリューション

最上位として設定されている MIG IP のデフォルト インスタンス名、および Vivado がそれに適用しようとしている XDC 制約が原因で、この問題が発生しています。

Vivado IP フローでは、IP の最上位名 (./synth/<instname>.v/vhd 内でインスタンシエートされているもの) は、Verilog の場合は「inst」、VHDL の場合は「U0」になります。

この命名規則は、Vivado デザイン内で XDC 制約が IP に適用される場合に重要です。

Vivado では、XDC 制約に既知のセル名を割り当てる必要があります。この場合は「inst」 (Verilog) または「U0」 (VHDL) です。

古いバージョンの PlanAhead プロジェクトから移行される可能性のある、既存の CORE Generator IP と下位互換性を保つために、これらの名前が選択されています。

この問題は Vivado Design Suite 2012.3 で修正されています。
AR# 52774
日付 04/29/2014
ステータス アーカイブ
種類 既知の問題
ツール
  • Vivado Design Suite - 2012.2
このページをブックマークに追加