UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52817

2012.3 Vivado Report_Timing_Summary - 「Unconstrained Paths」セクションに set_max_delay -datapath_only が表示されている

説明

report_timing_summary レポートの「Unconstrained Paths」セクションに set_max_delay -datapath_only が表示されるのはなぜですか。

デザインで set_max_delay 制約を使用しましたが、report_timing_summary レポートの「Unconstrained Paths」セクションに TS_WR_CLK から TS_RD_CLK への解析が無限スラックと表示されます。

report_timing でこれらのいずれかを右クリックして [report_timing] をクリックすると、ソースとデスティネーションの間の最大遅延が表示されます。

ソリューション

この問題は、Vivado Design Suite の次のメジャー リリースで修正される予定です。

AR# 52817
日付 08/26/2014
ステータス アクティブ
種類 既知の問題
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
ツール
  • Vivado Design Suite - 2012.3
このページをブックマークに追加