二次元のアレイをポートとして定義した場合、デザインの合成でエラーが発生し、次のようなメッセージが表示されます。
ERROR: [Synth 8-2539] port xxx must not be declared to be an array (default settings).
ソース ファイル タイプを SystemVerilog として設定することで、ポートとして二次元のアレイ タイプを使用できます。
ソース ファイルで右クリックし、[Source Node Properties] をクリックします。次に、タイプを [SystemVerilog] に設定します。
| AR# 52934 | |
|---|---|
| 日付 | 10/13/2016 |
| ステータス | アクティブ |
| 種類 | 一般 |
| ツール | |