UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53031

MIG Virtex-6 DDR3/DDR2 - 固定ピン配置フローで、システム制御ピンが間違ってデータ/アドレス バンクに割り当てられる

説明

MIG Virtex-6 DDR3/DDR2 デザインのシステム制御信号 (ERROR や PHY_INIT_DONE など) は LVCMOS25 I/O 規格を使用します。

これは必須ではなくデフォルト設定です。 

このため、MIG Virtex-6 ツールでは、これらのピンをデータ/アドレス信号を含まないバンクにしか配置できません。 

互換性のない I/O 規格が同じバンク内にロックされないようにするためです。

デフォルトの MIG ピン配置フローはこのピン ガイドラインに従っているのですが、固定ピン配置モードでは、システム制御ピンがデータやアドレス信号を含むバンクに間違って配置されます。 

すると、インプリメンテーション中に「Place:864」エラーが発生します。

ソリューション

このエラーを回避するには、MIG をもう一度実行して、システム制御信号をデータ/アドレスのないバンクに割り当てるか、またはシステム制御信号の I/O 規格をデータ/アドレス信号と互換性のあるものに変更します。
AR# 53031
日付 08/28/2014
ステータス アクティブ
種類 既知の問題
デバイス
  • Virtex-6
IP
  • MIG Virtex-6 and Spartan-6
このページをブックマークに追加