UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53056

7 Series Integrated Block for PCI Express v1.7 - "ERROR:Xst:2927 - Source file ../source/PCIe_portion_pipe_clock_tandem.vhd does not exist"

説明

問題の発生したバージョン : v1.7
修正バージョンおよび既知の問題 : (ザイリンクス アンサー 40469) を参照

VHDL を選択して 7 Series Integrated Block for PCI Express v1.7 を生成すると、XST で次のようなエラー メッセージが表示されます。

ERROR:Xst:2927 - Source file ../source/PCIe_portion_pipe_clock_tandem.vhd does not exist
ERROR:Xst:2927 - Source file ../source/PCIe_portion_tandem_cpler.vhd does not exist

ソリューション

Tandem コンフィギュレーションは、現在のところ Verilog でのみサポートされます。コアを生成する際は、Verilog を選択してください。

注記 : 「問題の発生したバージョン」とは、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴
2012/11/26 - 初版

AR# 53056
日付 06/21/2013
ステータス アクティブ
種類 既知の問題
IP
  • 7 Series Integrated Block for PCI Express (PCIe)
このページをブックマークに追加