UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53062

System Generator for DSP 14.x - AXI4 を使用して pcore を生成すると、Shared FIFO の出力データ幅に問題があるというというエラー メッセージが表示される

説明

System Generator for DSP 14.x リリースでは、Shared FIFO ブロックが出力データ幅の浮動小数点タイプを認識しません。

Shared FIFO を含むサンプル デザインで pcore を生成しようとすると、次のようなエラー メッセージが表示されます。
 
standard exception: XNetlistEngine:
An exception was raised:
com.xilinx.sysgen.netlist.NetlistException: -- An error was encountered while netlisting the shared FIFO named 'CH0.' The FIFO input port width (32) does not match the FIFO output port width (16).

しかし、コアの出力タイプは浮動小数点として設定してあり、浮動小数点のデータ タイプのデフォルトが 32 ビットです。
 

ソリューション

これは System Generator 14.x の Shared FIFO ブロックの既知の問題で、変更リクエストが既に出されています。

この問題は、次の方法で回避してください。

  • 固定点の出力タイプを変更し、その精度のパラメーターで 32.0 を選択します。
  • 浮動小数点のデータ タイプを選択し直します。
  • pcore を生成し直します。

これで pcore が問題なく生成されます。

AR# 53062
日付 08/14/2013
ステータス アクティブ
種類 一般
デバイス
  • Kintex-7
このページをブックマークに追加