UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53068

3.6 Clocking Wizard - v3.6 Clocking Wizard に定義した CLK1、CLK2、CLK3 出力の周波数が記録されない

説明

CORE Generator を使用し、3 つの出力クロックを使用して Clocking Wizard v3.6 を生成しました。  

CORE Generator プロジェクト (.cgp ファイル) を開き直して IP を作成し直す際、2 ページ目の 3 つすべての周波数設定が 100MHz にリセットされてしまいます。

これは、前に設定した周波数ではありません。

出力を 3 つ使用したことは記録されていますが、出力周波数は入力し直す必要があります。
 
これは既知の問題ですか。

ソリューション

これは既知の問題で、周波数は記録されるべきです。

これは、ISE バージョン 14.4 から使用可能な Clocking Wizard v3.6 rev2 で修正されています。
AR# 53068
日付 08/12/2014
ステータス アクティブ
種類 既知の問題
デバイス
  • Spartan-6
このページをブックマークに追加