UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53085

2012.3 Vivado - デバイス ロック ライセンスしかない場合 XDC 制約ファイルが Vivado で無視される

説明

デバイス ロック ライセンス (Kintex-7 にロックされているライセンスなど) を使用し、Vivado Design Suite 2012.3 でデザインを実行すると (インプリメントおよびビットストリーム生成など)、次のようなクリティカル警告がインプリメンテーションで表示され、BitGen でエラーが発生します。

クリティカル警告 :
[Designutils 20-1009] Failed to set Constraints Type for fileset constrs_1 to UCF. UCF constraints are not supported in Vivado.
[Project 1-227] Found UCF constraints while opening checkpoint. UCF constraint support in Vivado is deprecated in the 2012.2 public access release and is no longer available. Please migrate your UCF constraints to XDC-based constraints. Please refer to the Vivado Documentation for more information on migrating UCF constraints.
BitGen のエラー
[Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 2 out of 2 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This may cause I/O contention or incompatibility with the board power or connectivity affecting performance, signal integrity or in extreme cases cause damage to the device or the components to which it is connected. To correct this violation, specify all I/O standards. This design will fail to generate a bitstream unless all logical ports have a user specified I/O standard value defined. To allow bitstream creation with unspecified I/O standard values (not recommended), use set_property SEVERITY {Warning} [get_drc_checks NSTD-1]. Problem ports: Button, Led.
[Vivado 12-1345] Error(s) found during DRC. Bitgen not run.

ソリューション

この問題は、Vivado Design Suite をデバイス ロック ライセンス、またはターゲット デザイン プラットフォーム (TDP) ライセンスのみで使用していて、プロジェクトに XDC 制約ファイルがアルト場合に発生します。Vivado 合成またはインプリメンテーションのライセンス (デバイス ロック ライセンスでないもの) がある場合は、同じプロジェクトをクリティカル警告またはエラーなしに実行を完了させ、ビットストリームを生成できます。

この問題は、Vivado Integrated Design Environment 2012.4 で修正されています。
AR# 53085
日付 12/06/2012
ステータス アーカイブ
種類 既知の問題
ツール
  • Vivado - 2012.3
Boards & Kits
  • Kintex-7 FPGA KC705 Evaluation Kit
このページをブックマークに追加