AR# 53114

AXI Bridge for PCI Express v1.05.a - 250MHz の基準クロックを使用すると不正な UCF 制約が生成される

説明

問題のあったバージョン : v1.05.a
修正バージョンおよびその他の既知の問題
: (ザイリンクス アンサー 44969) 参照

基準クロックが 250MHz の AXI PCIe IP を使用する場合、REFCLK のクロック周波数を 2 に設定してこの AXI PCIe IP をコンフィギュレーションする必要があります。しかし、これによって次のような不正な UCF 制約が作成されます。

"clk250" TNM_NET = "SYSCLK";

正しい制約は次のとおりです。

NET 250" TNM_NET = "SYSCLK";

この問題を修正する方法を教えてください。

ソリューション

この問題を回避するには、まず EDK インストール ディレクトリにある AXI PCIe IP の TCL ファイルを開きます。

<XILINX_EDK>\hw\XilinxProcessorIPLib\pcores\axi_pcie_v1_05_a\data\axi_pcie_v2_1_0.tcl

522 行目は次のようになっています。

puts $outputFile "\"$ref_clk_sig\" TNM_NET = \"SYSCLK\";"

これを次のように変更します。

puts $outputFile "NET \"$ref_clk_sig\" TNM_NET = \"SYSCLK\";"

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴
2012/11/29 - 初版

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
56170 AXI Bridge for PCI Express v1.07.a - 100MHz または 250MHz 基準クロックを使用すると、間違った NCF および UCF 周期制約が生成される N/A N/A
AR# 53114
日付 08/28/2013
ステータス アクティブ
種類 既知の問題
デバイス
IP