UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53129

14.3 EDK - Create Import Peripheral - メモリ マップ バースト互換のマスター IPIF 信号

説明

Create and Import Peripheral (CIP) Wizard を使用して、AXI4 メモリ マップ バースト互換のインターフェイスおよびマスター サポートのあるカスタム ペリフェラルを作成しようとしています。

マスター IPIF 信号 (ip2bus_mst* など) に関する資料が見当たりません。  

これらはどこに記述されていますか。

ソリューション

これらの信号の詳細は、DS844 『LogiCORE IP AXI Master Burst』を参照してください。

AR# 53129
日付 09/15/2014
ステータス アクティブ
種類 一般
デバイス
  • FPGA Device Families
ツール
  • ISE Design Suite
  • PlanAhead
  • EDK
  • ISE
このページをブックマークに追加