sys_clk または ref_clk に NO BUFFER が選択された状態で複数の DDR2/DDR3 が MIG 7 Series GUI 内で生成されると、c0_mmcm_clk がユーザー デザインの最上位モジュールで PLL のすべてのクロック入力に接続されます。
クロッキング アーキテクチャを正しく設定するため、コードを手動で変更する必要があります。NO BUFFER が選択されていると、IBUFG または IBUFGDS は生成されません。(ザイリンクス アンサー 40603) に従って、ユーザーがクロッキングを修正する必要があります。
改訂履歴
2012/12/3 - 初版
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 40603 | 7 シリーズ FPGA MIG DDR2/DDR3 - クロッキング ガイドライン | N/A | N/A |
| 45195 | MIG 7 Series - すべての ISE バージョン/Vivado 2012.4 およびそれ以前のツール バージョンのリリース ノートおよび既知の問題 | N/A | N/A |
| AR# 53249 | |
|---|---|
| 日付 | 10/03/2013 |
| ステータス | アクティブ |
| 種類 | 一般 |
| デバイス | |
| ツール | |
| IP | |