UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53249

MIG 7 Series - コアを複数生成する際、NO BUFFER オプションを選択している場合はクロック入力を手動で接続する必要がある

説明

問題の発生したバージョン : v1.7
問題の解決したバージョン : (ザイリンクス アンサー 45195) 参照

MIG 7 Series 1.7 以降の MIG では、sys_clk および ref_clk に NO BUFFER を選択すると、ユーザーがクロックを修正する必要があります。

ソリューション

sys_clk または ref_clk に NO BUFFER が選択された状態で複数の DDR2/DDR3 が MIG 7 Series GUI 内で生成されると、c0_mmcm_clk がユーザー デザインの最上位モジュールで PLL のすべてのクロック入力に接続されます。

クロッキング アーキテクチャを正しく設定するため、コードを手動で変更する必要があります。NO BUFFER が選択されていると、IBUFG または IBUFGDS は生成されません。(ザイリンクス アンサー 40603) に従って、ユーザーがクロッキングを修正する必要があります。

改訂履歴
2012/12/3 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

AR# 53249
日付 10/03/2013
ステータス アクティブ
種類 一般
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
ツール
  • ISE
  • Vivado Design Suite
IP
  • MIG 7 Series
このページをブックマークに追加