2. サポート
  3. AR# 53251: 7 Series Integrated Block for PCI Express - v1.8 (ISE 14.4) - ../pcie_block_i (CPU) と [../bram36_dp_bl.bram36_tdp_bl (RAM)]/ ] / [../sdp_bl.ramb36_dp_bl.ram36_bl (RAM)] の間のパスのセットアップ タイミング違反

AR# 53251

7 Series Integrated Block for PCI Express - v1.8 (ISE 14.4) - ../pcie_block_i (CPU) と [../bram36_dp_bl.bram36_tdp_bl (RAM)]/ ] / [../sdp_bl.ramb36_dp_bl.ram36_bl (RAM)] の間のパスのセットアップ タイミング違反

説明

問題の発生したバージョン : v1.8
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 40469) を参照

7 Series Integrated Block for PCI Express v1.8 コアを含むデザインをインプリメントすると、次のパスに対してセットアップ タイミング違反がレポートされます。

Slack (hold path):      -0.084ns (requirement - (clock path skew + uncertainty - data path))
  Source:               cgator_wrapper_i/rport/pcie_top_i/pcie_7x_i/pcie_block_i (CPU)
  Destination:          cgator_wrapper_i/rport/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_sdp.ramb36sdp/bram36_dp_bl.bram36_tdp_bl (RAM)

 

Slack (hold path):      -0.075ns (requirement - (clock path skew + uncertainty - data path))
  Source:               cgator_wrapper_i/rport/pcie_top_i/pcie_7x_i/pcie_block_i (CPU)
  Destination:          cgator_wrapper_i/rport/pcie_top_i/pcie_7x_i/pcie_bram_top/pcie_brams_tx/brams[0].ram/use_sdp.ramb36sdp/sdp_bl.ramb36_dp_bl.ram36_bl (RAM)


ソリューション

これは既知の問題であり、今後のコアのリリースで修正される予定です。

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40469 7 Series Integrated Block for PCI Express - Vivado 2012.4 および ISE 14.7 までのすべてのバージョンに対するリリース ノートおよび既知の問題 N/A N/A
AR# 53251
日付 10/16/2014
ステータス アクティブ
種類 既知の問題
IP