AR# 53290

パーシャル リコンフィギュレーション - インターコネクト (配線) タイル間の 7 シリーズ デバイスのタイル (CLB、DSP、BRAM、INT) レイアウトと仮想クロック スパインの共有クロック構造

説明

7 シリーズまたは Zynq-7000 デバイスでパーシャル リコンフィギュレーション デザインをインプリメントすると、次のエラーが発生する場合があります。

[XCad 248] Partition Name </top/reconfig_red> with Area Group <AG_reconfig_red> has a right edge that terminates on an improper column boundary at tile INT_L_X48Y50.
[XCad 252] This is due to Range SLICE_X0Y50:SLICE_X79Y99

このエラーは、これらのデバイスのクロック配線要件によるものです。クロック ルートに必要なリソースがすべて完全に作成されるように、フロアプラン構造にはインターコネクト (INT) タイルを含めなければなりません。インターコネクト タイルは水平方向に連続して構成されていて、リコンフィギュレーション可能なエリア グループを作成するときに分割されないようにする必要があります。PlanAhead ツールでは必要な粒度を視覚化することはできませんが、メッセージを使用して、リコンフィギャブル パーティションで適切なサイズとリソースを指定できます。このフィードバックを使用してエリア グループ範囲の幅および内容を調整してください。

ソリューション

フロアプランでこの問題を解決するためには 2 つの変更が必要な場合があります。

これらのエラーが発生したときの最初に変更すべき点は、必要なリコンフィギャブル リソース タイプをすべてパーシャル リコンフィギュレーション (PR) 領域に含めることです。対象になるのは CLB、BRAM、DSP、INT リソース タイプです。問題のリコンフィギャブル パーティションにこのエリア グループ プロパティを追加します。

 AREA_GROUP "AG_reconfig_red" INCLUSIVE=ROUTE;

これで リコンフィギャブル パーティションに 4 つのリソース タイプがすべて自動的に含まれるので、この領域内のすべてのインターコネクト サイトが含まれることになります。ブロック RAM および DSP に対して明示的に範囲を指定していなくても、これらのリソース タイプが含められることに注意してください。メインの CLB エリア グループ範囲内にある ブロック RAM および DSP のエレメントはすべて含まれます。

この変更を行ってもまだ同じエラーが発生する場合は、CLB エリア グループの左端または右端が、インターコネクト タイルを分割する形になっているということで、これを微調整する必要があります。メッセージ (XCad 248) は、どちらの端を調節すればよいのかを示しています。PlanAhead ツールのフロアプラン ビューを使用し、この領域の幅を 1 CLB 列分調節します。デバイスによっては、リコンフィギャブル パーティションに左端または右端の CLB 列を含めることができなくなります。

AR# 53290
日付 09/14/2013
ステータス アクティブ
種類 一般
デバイス 詳細 概略
ツール