UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - 適応型インテリジェント
  2. サポート
  3. AR# 53314: LogiCORE IP Ten Gigabit Ethernet PCS/PMA (10GBASE-R/10GBASE-KR) v2.6、7 Series、Vivado - 短いパスでスラック違反が発生することがある

AR# 53314

LogiCORE IP Ten Gigabit Ethernet PCS/PMA (10GBASE-R/10GBASE-KR) v2.6、7 Series、Vivado - 短いパスでスラック違反が発生することがある

説明

Vivado 2012.4 ツールで 10GBASE-R/KR コアと GT との間の短いパスにタイミング エラーが発生することがあります。

ソリューション

わずかなレベル数のロジックで構成されている場合など、通常タイミングが満たされるはずのパスでインプリメンテーション中にスラック違反が発生する場合は、Tcl コンソールで次のコマンドを使用し、インプリメンテーションを再実行してください。
set_param place.enableLutPinSwapping true
AR# 53314
日付 09/08/2014
ステータス アクティブ
種類 一般
IP
  • 10 Gigabit Ethernet PCS-PMA with FEC/Auto-Negotiation for backplanes (10GBASE-KR)
  • Ten Gigabit Ethernet PCS/PMA

このウェブサイトを使用することで、cookie の使用を承諾したことになります。   詳細

このページをブックマークに追加