UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53371

Virtex-7 FPGA Gen3 Integrated Block for PCI Express v1.4 (ISE 14.4) - VC709 ザイリンクス開発ボードのサポート

説明

問題の発生したバージョン : v1.4
修正バージョンおよびその他の既知の問題 : (ザイリンクス アンサー 47441) を参照

Virtex-7 FPGA Gen3 Integrated Block for PCI Express v1.4 コアを VC709 ボードに搭載されているデバイスおよびパッケージ (XC7VX690T-2FFG1761) 用に生成しようとすると、コアのカスタマイズ ウィンドウに VC709 オプションではなく、VC707 しか選択できません。この問題は、ISE デザイン ツールのみの問題で、Vivado ツールでは発生しません。

ソリューション

この問題は既知の問題であり、今後のリリースで修正される予定です。

VC709 用のコアを生成するには、VC709 のデバイスとパッケージを選択し、コアのカスタマイズ ウィンドウで VC707 ボードを選択します。これで、VC709 用のコアが生成されます。今後のリリースでは、VC707 オプションが VC709 オプションに置き換えられます。

注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴
2012/12/18 - 初版

AR# 53371
日付 04/10/2013
ステータス アクティブ
種類 既知の問題
ツール
  • ISE Design Suite - 14.4
IP
  • Virtex-7 FPGA Gen3 Integrated Block for PCI Express (PCIe)
このページをブックマークに追加