AR# 53372

Artix-7 FPGA AC701 評価キット ターゲット リファレンス デザイン - リリース ノートおよび既知の問題のマスター アンサー

説明

これは、Artix-7 FPGA AC701 評価キット ターゲット リファレンス デザイン (TRD) のリリース ノートおよび既知の問題のマスター アンサーです。

TRD を使用している際に問題に直面するのを避けるため、または直面したときに解決に役立つ内容を記載しています。

ソリューション

Artix-7 FPGA AC701 評価キット TRD は、Artix-7 FPGA AC701 評価キット上で開発されています。

TRD の主なコンポーネントは次のとおりです。

  • Xilinx 7 Series FPGAs Integrated Block for PCI Express コア
  • Northwest Logic Packet DMA コア
  • LogiCORE IP DDR3 SDRAM メモリ インターフェイス ジェネレーター コア
  • LogiCORE IP AXI4-Stream Interconnect コア
  • LogiCORE IP AXI Virtual FIFO Controller コア

さらにデザインでは、消費電力および FPGA ダイ温度モニタリング機能を提供するために PicoBlaze プロセッサ コアが使用されます。

またデザインでは、テストを制御してステータスを監視するために、Fedora 16 オペレーティング システム用 32 ビット Linux ドライバーおよびグラフィカル ユーザー インターフェイス (GUI) も提供されます。

要件 :

ハードウェア

  • AC701 ベース キット
  • PCI Express スロットがある PC (x4、x8、または x16 PCIe v2.1 互換のもの)
  • キーボードおよびマウス

ソフトウェア

  • ModelSim (バージョン固有であり、特定の TRD バージョンの情報は下で参照)
  • Vivado (バージョン固有であり、特定の TRD バージョンの情報は下で参照)

  • 注記 : コマンド ライン スクリプトを実行する前に『ザイリンクス デザイン ツール : インストールおよびライセンス ガイド』 (UG798) を参照し、オペレーティング システムに対して適切な環境変数を設定する方法を確認してください。
    この readme ファイルで示されているすべてのスクリプトでは、ザイリンクス環境変数が設定済みであると仮定しています。

プロダクション シリコンを含む Vivado 2012.4 用 Artix-7 ベース ターゲット リファレンス デザイン v1.0

シリコン

  • Artix-7 FPGA AC701 評価キットにはプロダクション シリコンが含まれています。

IP

  • 7 Series PCIe (pcie_7x) : v1.8
  • 7 Series MIG (mig_7x) : v1.8.a
  • AXI Stream Interconnect (axis_ic) : v1.1
  • AXI Virtual FIFO Controller (axi_vfifo) : v1.1
  • DMA Back End AXI Model (dma_back_end_axi_model) : P.40xd
  • LogiCORE IP AXI4-Lite IPIF (axi_lite_ipif) : v1.00.a
  • LogiCORE IP AXI Virtual FIFO Controller (axi_vfifo_ctrl_ip) : P.49a

既知の問題

(ザイリンクス アンサー 53489) Artix-7 FPGA AC701 評価キット - ターゲット リファレンス デザイン - Z77 (Ivy Bridge) プラットフォームで PCIe がリンクアップしない
(ザイリンクス アンサー 55925) Artix-7 FPGA AC701 評価キット - Artix-7 FPGA ベース ターゲット リファレンス デザインに推奨されるマシン

プロダクション シリコンを含む Vivado 2013.1 用 Artix-7 ベース ターゲット リファレンス デザイン v1.1

シリコン

  • Artix-7 FPGA AC701 評価キットにはプロダクション シリコンが含まれています。

IP

  • 7 Series PCIe (pcie_7x) : v2.0
  • 7 Series MIG (mig_7x) : v1.9.a
  • AXI Stream Interconnect (axis_ic) : v1.1
  • AXI Virtual FIFO Controller (axi_vfifo) : v2.0
  • DMA Back End AXI Model (dma_back_end_axi_model) : P.40xd
  • LogiCORE IP AXI4-Lite IPIF (axi_lite_ipif) : v1.00.a
  • LogiCORE IP AXI Virtual FIFO Controller (axi_vfifo_ctrl_ip) : P.49a

既知の問題

(ザイリンクス アンサー 53489) Artix-7 FPGA AC701 評価キット - ターゲット リファレンス デザイン - Z77 (Ivy Bridge) プラットフォームで PCIe がリンクアップしない
(ザイリンクス アンサー 55925) Artix-7 FPGA AC701 評価キット - Artix-7 FPGA ベース ターゲット リファレンス デザインに推奨されるマシン


ソフトウェア

  • QuestaSim v10.1b
    Vivado Design Suite 2013.1

プロダクション シリコンを含む Vivado Design Suite 2013.2 用 Artix-7 ベース ターゲット リファレンス デザイン v1.2

シリコン

  • Artix-7 FPGA AC701 評価キットにはプロダクション シリコンが含まれています。

IP

  • 7 Series PCIe (pcie_7x) : v2.1
  • 7 Series MIG (mig_7x) : v2.0
  • AXI Stream Interconnect (axis_ic) : v1.1
  • AXI Virtual FIFO Controller (axi_vfifo) : v2.0
  • DMA Back End AXI Model (dma_back_end_axi_model) : P.40xd
  • LogiCORE IP AXI4-Lite IPIF (axi_lite_ipif) : v1.00.a
  • LogiCORE IP AXI Virtual FIFO Controller (axi_vfifo_ctrl_ip) : P.49a

既知の問題

(ザイリンクス アンサー 53489) Artix-7 FPGA AC701 評価キット - ターゲット リファレンス デザイン - Z77 (Ivy Bridge) プラットフォームで PCIe がリンクアップしない
(ザイリンクス アンサー 55925) Artix-7 FPGA AC701 評価キット - Artix-7 FPGA ベース ターゲット リファレンス デザインに推奨されるマシン

ソフトウェア

  • QuestaSim v10.2a
    Vivado Design Suite 2013.2

プロダクション シリコンを含む Vivado Design Suite 2013.3 用 Artix-7 ベース ターゲット リファレンス デザイン v1.3

シリコン

  • Artix-7 FPGA AC701 評価キットにはプロダクション シリコンが含まれています。

IP

  • 7 Series PCIe (pcie_7x) : v2.2
  • 7 Series MIG (mig_7x) : v2.0
  • AXI Stream Interconnect (axis_ic) : v1.1
  • AXI Virtual FIFO Controller (axi_vfifo) : v2.0
  • DMA Back End AXI Model (dma_back_end_axi_model) : P.40xd
  • LogiCORE IP AXI4-Lite IPIF (axi_lite_ipif) : v1.00.a
  • LogiCORE IP AXI Virtual FIFO Controller (axi_vfifo_ctrl_ip) : v2.0

既知の問題

(ザイリンクス アンサー 53489) Artix-7 FPGA AC701 評価キット - ターゲット リファレンス デザイン - Z77 (Ivy Bridge) プラットフォームで PCIe がリンクアップしない
(ザイリンクス アンサー 55925) Artix-7 FPGA AC701 評価キット - Artix-7 FPGA ベース ターゲット リファレンス デザインに推奨されるマシン

ソフトウェア

  • QuestaSim v10.2a
    Vivado Design Suite 2013.3

プロダクション シリコンを含む Vivado Design Suite 2013.4 用 Artix-7 ベース ターゲット リファレンス デザイン v1.4

シリコン

  • Artix-7 FPGA AC701 評価キットにはプロダクション シリコンが含まれています。

IP

  • 7 Series PCIe (pcie_7x) : v3.0
  • 7 Series MIG (mig_7x) : v2.0
  • AXI Stream Interconnect (axis_ic) : v1.1
  • AXI Virtual FIFO Controller (axi_vfifo) : v2.0
  • DMA Back End AXI Model (dma_back_end_axi_model) : P.40xd
  • LogiCORE IP AXI4-Lite IPIF (axi_lite_ipif) : v1.00.a
  • LogiCORE IP AXI Virtual FIFO Controller (axi_vfifo_ctrl_ip) : v2.0

既知の問題

(ザイリンクス アンサー 53489) Artix-7 FPGA AC701 評価キット - ターゲット リファレンス デザイン - Z77 (Ivy Bridge) プラットフォームで PCIe がリンクアップしない
(ザイリンクス アンサー 55925) Artix-7 FPGA AC701 評価キット - Artix-7 FPGA ベース ターゲット リファレンス デザインに推奨されるマシン

ソフトウェア

  • QuestaSim v10.2a
    Vivado Design Suite 2013.4
プロダクション シリコンを含む Vivado Design Suite 2014.1 用 Artix-7 ベース ターゲット リファレンス デザイン v1.5

シリコン

  • Artix-7 FPGA AC701 評価キットにはプロダクション シリコンが含まれています。

IP

  • 7 Series PCIe (pcie_7x) : v3.0
  • 7 Series MIG (mig_7x) : v2.0
  • AXI Stream Interconnect (axis_ic) : v1.1
  • AXI Virtual FIFO Controller (axi_vfifo) : v2.0
  • DMA Back End AXI Model (dma_back_end_axi_model) : P.40xd
  • LogiCORE IP AXI4-Lite IPIF (axi_lite_ipif) : v1.00.a
  • LogiCORE IP AXI Virtual FIFO Controller (axi_vfifo_ctrl_ip) : v2.0

既知の問題

(ザイリンクス アンサー 53489) Artix-7 FPGA AC701 評価キット - ターゲット リファレンス デザイン - Z77 (Ivy Bridge) プラットフォームで PCIe がリンクアップしない
(ザイリンクス アンサー 55925) Artix-7 FPGA AC701 評価キット - Artix-7 FPGA ベース ターゲット リファレンス デザインに推奨されるマシン


ソフトウェア

  • QuestaSim v10.2a
    Vivado Design Suite 2014.1

プロダクション シリコンを含む Vivado Design Suite 2014.3 用 Artix-7 ベース ターゲット リファレンス デザイン v1.6


シリコン

  • Artix-7 FPGA AC701 評価キットにはプロダクション シリコンが含まれています。

IP

  • 7 Series PCIe (pcie_7x) : v3.0
  • 7 Series MIG (mig_7x) : v2.0
  • AXI Stream Interconnect (axis_ic) : v1.1
  • AXI Virtual FIFO Controller (axi_vfifo) : v2.0
  • DMA Back End AXI Model (dma_back_end_axi_model) : P.40xd
  • LogiCORE IP AXI4-Lite IPIF (axi_lite_ipif) : v1.00.a
  • LogiCORE IP AXI Virtual FIFO Controller (axi_vfifo_ctrl_ip) : v2.0

既知の問題

(ザイリンクス アンサー 53489) Artix-7 FPGA AC701 評価キット - ターゲット リファレンス デザイン - Z77 (Ivy Bridge) プラットフォームで PCIe がリンクアップしない
(ザイリンクス アンサー 55925) Artix-7 FPGA AC701 評価キット - Artix-7 FPGA ベース ターゲット リファレンス デザインに推奨されるマシン


ソフトウェア

  • QuestaSim v10.2a
    Vivado Design Suite 2014.3

プロダクション シリコンを含む Vivado Design Suite 2015.1 用 Artix-7 ベース ターゲット リファレンス デザイン v1.7
 

シリコン

  • Artix-7 FPGA AC701 評価キットにはプロダクション シリコンが含まれています。

IP

  • 7 Series PCIe (pcie_7x) : v3.1
  • 7 Series MIG (mig_7x) : v2.3
  • AXI Stream Interconnect (axis_ic) : v1.1
  • AXI Virtual FIFO Controller (axi_vfifo) : v2.0
  • DMA Back End AXI Model (dma_back_end_axi_model) : P.40xd
  • LogiCORE IP AXI4-Lite IPIF (axi_lite_ipif) : v1.00.a
  • LogiCORE IP AXI Virtual FIFO Controller (axi_vfifo_ctrl_ip) : v2.0

既知の問題

(ザイリンクス アンサー 53489) Artix-7 FPGA AC701 評価キット - ターゲット リファレンス デザイン - Z77 (Ivy Bridge) プラットフォームで PCIe がリンクアップしない
(ザイリンクス アンサー 55925) Artix-7 FPGA AC701 評価キット - Artix-7 FPGA ベース ターゲット リファレンス デザインに推奨されるマシン

ソフトウェア

  • QuestaSim v10.3d
    Vivado Design Suite 2015.1

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51900 Artix-7 FPGA AC701 評価キット - 既知の問題およびリリース ノートのマスター アンサー N/A N/A

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
53489 Artix-7 FPGA AC701 評価キット - ターゲット リファレンス デザイン - Z77 (Ivy Bridge) プラットフォームで PCIe がリンクアップしない N/A N/A
AR# 53372
日付 09/01/2015
ステータス アクティブ
種類 既知の問題
Boards & Kits