説明

ソリューション

• Xilinx 7 Series FPGAs Integrated Block for PCI Express コア
• Northwest Logic Packet DMA コア
• LogiCORE IP DDR3 SDRAM メモリ インターフェイス ジェネレーター コア
• LogiCORE IP AXI4-Stream Interconnect コア
• LogiCORE IP AXI Virtual FIFO Controller コア

さらにデザインでは、消費電力および FPGA ダイ温度モニタリング機能を提供するために PicoBlaze プロセッサ コアが使用されます。

またデザインでは、テストを制御してステータスを監視するために、Fedora 16 オペレーティング システム用 32 ビット Linux ドライバーおよびグラフィカル ユーザー インターフェイス (GUI) も提供されます。

要件 :

ハードウェア

• AC701 ベース キット
• PCI Express スロットがある PC (x4、x8、または x16 PCIe v2.1 互換のもの)
• キーボードおよびマウス

ソフトウェア

• ModelSim (バージョン固有であり、特定の TRD バージョンの情報は下で参照)
• Vivado (バージョン固有であり、特定の TRD バージョンの情報は下で参照)
  

注記 : コマンド ライン スクリプトを実行する前に『ザイリンクス デザイン ツール : インストールおよびライセンス ガイド』 (UG798) を参照し、オペレーティング システムに対して適切な環境変数を設定する方法を確認してください。
この readme ファイルで示されているすべてのスクリプトでは、ザイリンクス環境変数が設定済みであると仮定しています。

シリコン

• Artix-7 FPGA AC701 評価キットにはプロダクション シリコンが含まれています。

IP

• 7 Series PCIe (pcie_7x) : v1.8
• 7 Series MIG (mig_7x) : v1.8.a
• AXI Stream Interconnect (axis_ic) : v1.1
• AXI Virtual FIFO Controller (axi_vfifo) : v1.1
• DMA Back End AXI Model (dma_back_end_axi_model) : P.40xd
• LogiCORE IP AXI4-Lite IPIF (axi_lite_ipif) : v1.00.a
• LogiCORE IP AXI Virtual FIFO Controller (axi_vfifo_ctrl_ip) : P.49a

既知の問題

シリコン

• Artix-7 FPGA AC701 評価キットにはプロダクション シリコンが含まれています。

IP

• 7 Series PCIe (pcie_7x) : v2.0
• 7 Series MIG (mig_7x) : v1.9.a
• AXI Stream Interconnect (axis_ic) : v1.1
• AXI Virtual FIFO Controller (axi_vfifo) : v2.0
• DMA Back End AXI Model (dma_back_end_axi_model) : P.40xd
• LogiCORE IP AXI4-Lite IPIF (axi_lite_ipif) : v1.00.a
• LogiCORE IP AXI Virtual FIFO Controller (axi_vfifo_ctrl_ip) : P.49a

既知の問題

ソフトウェア

• QuestaSim v10.1b
  Vivado Design Suite 2013.1

プロダクション シリコンを含む Vivado Design Suite 2013.2 用 Artix-7 ベース ターゲット リファレンス デザイン v1.2

シリコン

• Artix-7 FPGA AC701 評価キットにはプロダクション シリコンが含まれています。

IP

• 7 Series PCIe (pcie_7x) : v2.1
• 7 Series MIG (mig_7x) : v2.0
• AXI Stream Interconnect (axis_ic) : v1.1
• AXI Virtual FIFO Controller (axi_vfifo) : v2.0
• DMA Back End AXI Model (dma_back_end_axi_model) : P.40xd
• LogiCORE IP AXI4-Lite IPIF (axi_lite_ipif) : v1.00.a
• LogiCORE IP AXI Virtual FIFO Controller (axi_vfifo_ctrl_ip) : P.49a

既知の問題

ソフトウェア

• QuestaSim v10.2a
  Vivado Design Suite 2013.2

プロダクション シリコンを含む Vivado Design Suite 2013.3 用 Artix-7 ベース ターゲット リファレンス デザイン v1.3

シリコン

• Artix-7 FPGA AC701 評価キットにはプロダクション シリコンが含まれています。

IP

• 7 Series PCIe (pcie_7x) : v2.2
• 7 Series MIG (mig_7x) : v2.0
• AXI Stream Interconnect (axis_ic) : v1.1
• AXI Virtual FIFO Controller (axi_vfifo) : v2.0
• DMA Back End AXI Model (dma_back_end_axi_model) : P.40xd
• LogiCORE IP AXI4-Lite IPIF (axi_lite_ipif) : v1.00.a
• LogiCORE IP AXI Virtual FIFO Controller (axi_vfifo_ctrl_ip) : v2.0

既知の問題

ソフトウェア

• QuestaSim v10.2a
  Vivado Design Suite 2013.3

プロダクション シリコンを含む Vivado Design Suite 2013.4 用 Artix-7 ベース ターゲット リファレンス デザイン v1.4

シリコン

• Artix-7 FPGA AC701 評価キットにはプロダクション シリコンが含まれています。

IP

• 7 Series PCIe (pcie_7x) : v3.0
• 7 Series MIG (mig_7x) : v2.0
• AXI Stream Interconnect (axis_ic) : v1.1
• AXI Virtual FIFO Controller (axi_vfifo) : v2.0
• DMA Back End AXI Model (dma_back_end_axi_model) : P.40xd
• LogiCORE IP AXI4-Lite IPIF (axi_lite_ipif) : v1.00.a
• LogiCORE IP AXI Virtual FIFO Controller (axi_vfifo_ctrl_ip) : v2.0

既知の問題

ソフトウェア

• QuestaSim v10.2a
  Vivado Design Suite 2013.4

シリコン

• Artix-7 FPGA AC701 評価キットにはプロダクション シリコンが含まれています。

IP

• 7 Series PCIe (pcie_7x) : v3.0
• 7 Series MIG (mig_7x) : v2.0
• AXI Stream Interconnect (axis_ic) : v1.1
• AXI Virtual FIFO Controller (axi_vfifo) : v2.0
• DMA Back End AXI Model (dma_back_end_axi_model) : P.40xd
• LogiCORE IP AXI4-Lite IPIF (axi_lite_ipif) : v1.00.a
• LogiCORE IP AXI Virtual FIFO Controller (axi_vfifo_ctrl_ip) : v2.0

既知の問題

ソフトウェア

• QuestaSim v10.2a
  Vivado Design Suite 2014.1

アンサー レコード リファレンス

マスター アンサー レコード

サブアンサー レコード