UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53430

2012.4 タイミング - Artix-7 ベース ターゲット リファレンス デザインのセットアップ違反

説明

Vivado Design Suite で Artix-7 FPGA ベース ターゲット リファレンス デザインを実行すると、10 個のパスが -0.478ns の TSN および -0.034 ns の WPWS のパルス違反でセットアップ違反になります。さらに調査すると、ワースト パスの遅延合計が 95% 配線でした。この問題の回避策を教えてください。

ソリューション


ルーターのエフォート レベルを high に設定してみてください。

この問題は次のメジャー リリースで修正される予定です。
AR# 53430
日付 12/12/2012
ステータス アクティブ
種類 既知の問題
このページをブックマークに追加