UPGRADE YOUR BROWSER
We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
ザイリンクスのアクセラレーテッド クラウド サービス パートナーの詳細
ザイリンクスの最新ツールをダウンロード
Documentation Navigator 今すぐダウンロード
コミュニティ フォーラムで 問題解決をサポート
Connect - Learn - Share XDF (ザイリンクス開発者フォーラム) にご参加ください
ユーザー名またはパスワードお忘れですか?
ザイリンクスは初めてですか？アカウントを作成してください。
サインインすることで、ザイリンクスの利用規約および個人情報方針に同意したことになります。
Vivado Design Suite で Artix-7 FPGA ベース ターゲット リファレンス デザインを実行すると、10 個のパスが -0.478ns の TSN および -0.034 ns の WPWS のパルス違反でセットアップ違反になります。さらに調査すると、ワースト パスの遅延合計が 95% 配線でした。この問題の回避策を教えてください。