UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53434

MIG 7 Series DDR3 - OCLKDELAY キャリブレーションの潜在的なタイミング違反

説明


問題のあったバージョン : 1.7
修正されたバージョン : (ザイリンクス アンサー 45195)

MIG 7 Series DDR3 v1.7 デザインをインプリメントすると、OCLKDELAY キャリブレーション モジュールでタイミング違反が発生することがあります。このアンサーでは、これらの違反が発生する原因とその回避策について説明します。

ソリューション

これらのタイミング違反は、OCAL_NEW_DQS_WAIT ステートに多くのレベルのロジックがあるために発生します。これらのロジック レベルは MIG 7 Series v1.8 OCLKDELAY キャリブレーション モジュールでは削減されています。タイミング エラーが発生した場合は、新しい RTL にアップデートしてください。
AR# 53434
日付 01/31/2013
ステータス アクティブ
種類 既知の問題
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
IP
  • MIG 7 Series
このページをブックマークに追加