UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53437

MIG 7 Series RLDRAM II - vio_fixed_bl_value のビット幅が一致しないためシミュレーション エラーが発生する

説明


問題のあったバージョン :v1.7
修正されたバージョンやその他の既知の問題 :(ザイリンクス アンサー 45195)

MIG 7 Series RLDRAM II デザインをシミュレートしていると、次のようなシミュレーション エラーが表示されることがあります。

# sim_tb_top.COMP_INST[0].CIO_MEM.memory_write: at time 74249163.0 ps ERROR: Memory overflow. Write to Address 000200 with Data xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx040000000400000004 will be lost.
# You must increase the MEM_BITS parameter or define MAX_MEM.
# Break in Task memory_write at rldram2_cio_model.v line 434

ソリューション


mig_7series_v1_#_traffic_gen_top.v モジュールの vio_fixed_bl_value 信号のビット幅が一致しないことが原因でこのシミュレーション エラーは発生します。mig_7series_v1_#_traffic_gen_top モジュールでは vio_fixed_bl_value は 10 ビットですが、example_top.v では 8 ビットになっています。

このエラーを回避するには、次のように vio_fixed_bl_value を 2b'0 と結合させ、example_top.v の mig_7series_v1_#_traffic_gen_top に渡す必要があります。

u_mig_7series_v1_#_traffic_gen_top
(.vio_fixed_bl_value ({2'b00, vio_fixed_bl_value}),

改訂履歴
2012/12/18 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45195 MIG 7 Series - すべての ISE バージョン/Vivado 2012.4 およびそれ以前のツール バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 53437
日付 02/07/2013
ステータス アクティブ
種類 既知の問題
デバイス
  • Kintex-7
  • Virtex-7
IP
  • MIG 7 Series
このページをブックマークに追加