UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53511

AXI Bridge for PCI Express v1.05.a [Vivado 2012.3] - 「[IP_Flow 19_1710] Problem delivering 'Verilog Synthesis' files for IP 'axi_pcie_v1_05_a_0'」というエラー メッセージが表示される

説明

問題のあったバージョン : v1.05.a
修正バージョンおよびその他の既知の問題
: (ザイリンクス アンサー 44969) 参照

Vivado Design Suite 2012.3 で AXI Bridge for PCI Express v1.05.a コアを生成すると、次のようなエラー メッセージが表示されます。

[IP_FLOW 19-167] Failed to deliver one or more file(s).
[IP_FLOW 19-1710] Problem delivering 'Verilog Synthesis' files for IP 'axi_pcie_v1_05_a_0'.
[IP_Flow 19-98] Generation of the IP CORE failed.
Failed to generate 'Verilog Synthesis' output product for IP 'axi_pcie_v1_05_a_0'':

ソリューション

これは既知の問題で、次のコア リリースで修正される予定です。

注記 : 「問題のあったバージョン」は、問題が最初に発見されたバージョンを示します。問題はそれより以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

改訂履歴
2012/12/17 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44969 AXI Bridge for PCI Express - ISE 14.7 までの全バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 53511
日付 08/28/2013
ステータス アクティブ
種類 一般
ツール
  • EDK
  • Vivado Design Suite
IP
  • AXI PCI Express (PCIe)
このページをブックマークに追加