Vivado HLS で協調シミュレーションのアイコンをクリックし、RTL に対し Verilog または VHDL をチェックします。 

オプションで [Setup Only] をオンにして、ファイルのみを生成します。 

[OK] をクリックしてファイルを生成します。 

スクリプトおよびラッパーが生成され、プロジェクトの solution/sim/verilog (または vhdl) フォルダーに保存されます。

Modelsim でシミュレーションを実行するには、使用している OS によって異なりますが、run_modelsim.sh または BAT ファイルを呼び出します。