UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53586

Zynq および 7 シリーズの内部基準電圧での XADC 利得キャリブレーションの動作

説明

内部基準電圧で XADC を使用すると、利得キャリブレーション係数が常に両方の ADC に対し 0x007F を読み出します。

この理由を教えてください。

ソリューション

XADC はデジタルに任意のオフセットと、ADC および電源供給センサーの利得エラーをキャリブレートします。

既知の電圧 (VREFN および VREFP など) を ADC および電源センサーに接続することにより、オフセットおよび利得エラーを計算し、訂正係数が生成されます。

これらのキャリブレーション係数は、ADC A の場合はステータス レジスタ 08h ~ 0Ah に、ADC B の場合はステータス レジスタ 30h ~ 32h に格納されます。

ただし、内部基準が使用される場合、この利得キャリブレーション ロジックがディスエーブルされ、利得係数のステータス レジスタは常に 0x007F を読み戻し、係数は 3F (最大の正の値) になります。

これは、XDC を使用した工場テストのときに内部基準がトリムされるので、利得エラーが考慮されるからです。 

つまり、内部基準が使用されるとき XDC パフォーマンスの仕様は満たされ、利得キャリブレーションが不要であるということです。この動作モードでは係数は無視してください。

xadc_intref_gaincal.png 

AR# 53586
日付 04/30/2014
ステータス アクティブ
種類 一般
デバイス
  • Zynq-7000
  • Artix-7
  • Kintex-7
  • Virtex-7
このページをブックマークに追加