UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53806

Vivado System Generator - 古いデザインを使用する方法

説明

FIR Compiler v5.0 を含む古いデザインを Vivado System Generator で使用できるようにするにはどうしたらよいでしょうか。

この IP をはじめ、移行プロセスはどのようになっているでしょうか。

ソリューション

まず ISE System Generator に MDL を移行させる必要があります。この移行が完了したら、Vivado System Generator でデザインを開くことができます。

次の手順に従ってください。

  1. 最新版の ISE System Generator で MDL を開きます。
  2. 古いバージョンのブロックを右クリックし、[Xilinx Tools] → [Upgrade Block] をクリックします。
  3. アップグレード オプションが複数ある場合は、どのバージョンにアップグレードするかを選択します。最新版を選びます。この場合は [FIR Compiler 6.3] を選択します。
  4. アップグレードされたブロックの設定は古いブロックと同じになっているはずです。接続が壊れている場合があるので、MDL でブロックを接続し直す必要があるケースがあります。
  5. これで Vivado System Generator でこの MDL を開くことができます。
  6. MDL を開いたら、Vivado 用にブロックおよび MDL をアップグレードする必要がある場合もあります。アップグレードが必要な場合は、ブロックに赤い感嘆符が表示されます。
  7. アップグレードには次の 3 つの方法があります。
    • System Generator トークンから [Model Upgrade] を実行します。これでアップブレード可能なブロックがリストされた HTML ファイルが生成されます。この HTML ファイルから、ブロックを個々にアップグレードするか、または MDL をアップグレードできます。
    • MDL ファイルの白い部分を右クリックし、[Xilinx Tools] → [Upgrade Model] をクリックします。
    • MDL ファイルで各ブロックを個別に右クリックし、[Xilinx Tools] → [Upgrade Block] をクリックします。

 

AR# 53806
日付 06/27/2013
ステータス アクティブ
種類 一般
デバイス
  • FPGA Device Families
ツール
  • Vivado Design Suite - 2012.4
  • System Generator for DSP - 14
  • Vivado Design Suite - 2013.1
  • Vivado Design Suite - 2013.2
このページをブックマークに追加