AR# 53811

MIG 7 Series RLDRAM 3 - x18 インターフェイスを 1 つのバンクに収めることは可能か

説明

MIG で x18 RLDRAM3 インターフェイスを生成する場合、このインターフェイスを 1 つのバンクに収めることはできますか。

ソリューション

x18 インターフェイスを 1 つのバンクに収めることは可能です。ただし、x18 インターフェイスを 1 つのバンクに収めることが適切かどうかは、RLDRAM3 の集積度 (アドレス ピンの数など)、下に説明するピン削減手法の使用、およびターゲット データ レートによって異なります。x18 インターフェイスを 1 つのバンクに配置する場合は、次の方法を使用してインターフェイス ピンの数を減らすことを考慮してください。
  1. 内部 Vref を使用します。内部 Vref を使用すると、Vref ピンを通常の I/O ピンとして使用できるようになり、入力を使用する各バンクで 2 つのピンが追加されます。
    メモ : 内部 Vref はデータ レートが 800Mb/s 未満の場合にのみ使用できます。詳細は、(ザイリンクス アンサー 42036) を参照してください。
  2. データ マスク (DM) をディスエーブルにします。データをマスクする必要のないデザインでは、MIG 7 Series ツールで [Data Mask] をオフにします。これにより、データ バイト グループごとに 1 つの I/O ピン (1 つの x18 インターフェイスで 2 つの I/O ピン) が使用できるようになります。
  3. 2 つの I/O ピン (VRN/VRP) を使用できるようにするには、DCI カスケードを使用します。VRN/VRP ピンは T* バイト グループには含まれていないので注意してください。データ グループの信号は VRN/VRP には配置できません。RESET _N は常に使用可能な VRN/VRP 信号に配置できます。次のすべての条件が満たされている場合、残りのアドレス/制御信号は VRN/VRP にのみ使用できます。詳細は『7 シリーズ FPGA メモリ インターフェイス ソリューション ユーザー ガイド』 (UG586) のデザイン ガイドラインのセクションを参照してください。
    • DCI カスケードが使用されている。
    • 近接するバイト グループ (T0 または T3) がアドレス/制御バイト グループとして使用されている。
    • 近接するバイト グループ (T0 または T3) に未使用のピンがある、または CK 出力がそのバイト グループに含まれている。
  4. VRN および VRP 信号 (または HR 列のバンクなど、非バイト グループの信号) は 1 つのバンクの上下の信号です。アドレス/制御用に VRN および VRP の両方の信号を使用するには、そのバンクの T0 および T3 にアドレス/制御バイト グループを配置します。これで、1 つのアドレス/制御バイト グループが VRN の隣、もう 1 つが VRP の隣に配置されます。
  5. 同じ I/O 列の別のバンクから入力 sys_clk ペアを駆動します。完全なクロック ガイドラインについては、(ザイリンクス アンサー 40603) を参照してください。

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40603 7 シリーズ FPGA MIG DDR2/DDR3 - クロッキング ガイドライン N/A N/A
42036 MIG 7 Series - 内部/外部 VREF ガイドライン N/A N/A
AR# 53811
日付 01/16/2013
ステータス アクティブ
種類 一般
デバイス
IP