UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 53903

7 シリーズ - リードバック CRC と AES ビットストリーム暗号化機能を両方イネーブルにする場合、リードバック CRC を機能させるには ICAP をインスタンシエートする必要がある

説明

リードバック CRC (POST_CRC) と AES ビットストリーム暗号化機能を両方イネーブルにする場合、ICAP をインスタンシエートしてクロックを供給しないと、リードバック CRC は機能しません。

ISE Design Suite 14.5 および Vivado Design Suite 2013.1 より前のバージョンのツールでは、この制限が検出されません。

ソリューション

Readback CRC を使用する場合、ICAPE2 がインスタンシエートされている必要があります。

ICAP クロックは、Readback CRC にクロックを供給するために必要です。

ICAP の詳細は、『7 シリーズ FPGA コンフィギュレーション ユーザー ガイド』 (UG470) を参照してください。

ICAPE2 のインスタンシエート方法は、『7 シリーズ FPGA ライブラリ ガイド (HDL 用) (UG768) を参照してください。

Vivado 2013.1 および ISE Design Suite 14.5 には、この状況のチェックが追加される予定です。
AR# 53903
日付 11/28/2014
ステータス アクティブ
種類 一般
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
ツール
  • ISE Design Suite - 14.1
  • ISE Design Suite - 14.2
  • ISE Design Suite - 14.3
  • More
  • ISE Design Suite - 14.4
  • ISE Design Suite - 13
  • Vivado Design Suite - 2012.4
  • Vivado Design Suite - 2012.3
  • Vivado Design Suite - 2012.2
  • Vivado Design Suite - 2012.1
  • Less
このページをブックマークに追加