AR# 53962

説明

デザイン アドバイザリ アンサーは、現在進行中のデザインに影響する重要な問題に対して作成され、ザイリンクス アラート通知システム (http://japan.xilinx.com/support/myalerts) に含められます。

このアンサーでは、Virtex-7 FPGA VC707 評価キットと、キットに含まれるリファレンス デザインの重要な問題に関するデザイン アドバイザリをリストします。

ソリューション

(ザイリンクス アンサー 42944) - Virtex-7 FPGA のデザイン アドバイザリのマスター アンサー
(ザイリンクス アンサー 50906) - プロダクション Kintex-7 325T、410T、420T、および Virtex-7 485XT のデザイン アドバイザリ - GES とプロダクション デバイス間のビットストリームの互換性
(ザイリンクス アンサー 53420) - MIG 7 Series DDR3/DDR2 のデザイン アドバイザリ - v1.7 および v1.8 に必要なキャリブレーション パッチ
(ザイリンクス アンサー 59167) - MIG 7 Series DDR3 のデザイン アドバイザリ - DIMM インターフェイスのデータ レート仕様の変更とコンポーネント インターフェイスのデータ レートに関するアドバイザリ

改訂履歴
2014/06/03 - アンサー 59167 を追加
2013/01/25 - アンサー 42944 を追加
2013/01/24 - 初版 (アンサー 50906、53420)

アンサー レコード リファレンス

マスター アンサー レコード

サブアンサー レコード