UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54160

Vivado HLS - 最上位モジュール ポートには __SYNTHESIS__ を使用しないことを推奨

説明

__SYNTHESIS__ を使用して C 関数の最上位ポートの一部をマスクすると、シミュレーションと協調シミュレーションが一致しないことがあります。


ソリューション

__SYNTHESIS__ マクロは、Vivado HLS で合成を実行すると自動的に定義されます。

このマクロは高位合成中に定義され、それに応じてポートが生成されます。

このマクロは C シミュレーション中には定義されず、デザインを適切にテストできない可能性があります。

生成されたソフトウェアとハードウェアでポート、その数および名前が一致しないために、シミュレーションと協調シミュレーションが一致しない可能性があります。

その結果、協調シミュレーションがメッセージありまたはなしでクラッシュすることがあります。

そのため、最上位ポートには __SYNTHESIS__ を使用しないことをお勧めします。



AR# 54160
作成日 06/07/1997
最終更新日 02/20/2015
ステータス アクティブ
タイプ 一般
ツール
  • Vivado Design Suite
  • AutoESL