UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 54169

14.4 - AXI4-S Interconnect - インスタンシエーション テンプレートが間違っている

説明

AXI4-Stream v1.1 のインスタンシエーション テンプレートを作成すると、次の信号が抜けています。 

   input wire  [C_NUM_SI_SLOTS*1-1:0]                        S_ARB_REQ_SUPPRESS,
   output wire [C_NUM_SI_SLOTS*1-1:0]                        S_DECODE_ERR,
   output wire [C_NUM_SI_SLOTS*1-1:0]                        S_SPARSE_TKEEP_REMOVED,
   output wire [C_NUM_SI_SLOTS*1-1:0]                        S_PACKER_ERR,
   output wire [C_NUM_SI_SLOTS*32-1:0]                       S_FIFO_DATA_COUNT,
   output wire [C_NUM_MI_SLOTS*1-1:0]                        M_SPARSE_TKEEP_REMOVED,
   output wire [C_NUM_MI_SLOTS*1-1:0]                        M_PACKER_ERR,
   output wire [C_NUM_MI_SLOTS*32-1:0]                       M_FIFO_DATA_COUNT


ソリューション

これは AXI4-Steam Interconnect v1.1 の既知の問題です。

これを修正するための変更リクエストが提出されています。

この問題を回避するには、ストリーミング インターコネクトのインスタンシエーションを手動で変更して、これらの信号を含めてください。
 
AR# 54169
作成日 02/06/2013
最終更新日 10/09/2014
ステータス アクティブ
タイプ 一般
ツール
  • EDK
  • ISE
  • PlanAhead
IP
  • AXI Interconnect