7 シリーズ デバイスで FRAME_ECCE2 を使用する方法を教えてください。
7 シリーズ FPGA のフレーム ECC ロジックは、コンフィギュレーション フレーム データのシングルまたはダブル ビットエラーを検出します。13 ビットのハミング コードのパリティ値を使用しますが、これは BitGen で生成されたフレーム データに基づいて計算されます。
リードバック中、フレーム ECC ロジックは、ECC ビットを含むフレームのすべてのビットを使用してシンドローム値を算出します。最初にプログラムされた値からビットが変更されていない場合、SYNDROME[12:0] はすべて 0 になります。ECC ビットを含むいずれか 1 ビットが変更されている場合、そのビット位置は SYNDROME[11:0] で示されます。2 ビットが変更されている場合、SYNDROME[12] が 0、残りのビットは 0 以外の値になります。3 ビット以上が変更されている場合は、SYNDROME[12:0] は不定値になります。
1 または 2 ビットが変更されている場合は、ブロックのエラー出力がアサートされます。フレーム ECC ロジックを使用するには、FRAME_ECC _VIRTEX6 プリミティブをインスタンシエートし、SelectMAP、JTAG、ICAP インターフェイスを使用してリードバックを実行する必要があります。
リードバックの各フレームの最後で、リードバック クロック (CCLK、TCK、または ICAP_CLK) の 1 サイクル間 syndrome_valid 信号がアサートされます。1 フレームをリードバックするのに必要なサイクル数は使用するインターフェイスによって異なります。変更されたビットを復元するにはユーザー デザインが必要です。FRAME_ECCE2 ロジックは変更されたビットは復元しません。再度読み込みするため、データの最低 1 フレームを格納するか、データの元のフレームをフェッチする機能がデザインに必要です。
最も単純な動作は次のようになります。
ピン名 | タイプ | 説明 |
---|---|---|
SYNDROMEVALID | 出力 | フレーム ECC の syndrome_valid パルスです。各フレームで 1 サイクル間アクティブになります。ERROR および SYNDROME[12:0] をサンプリングするために使用します。 |
ECCERROR | 出力 | SYNDROMEVALID がアクティブのとき、フレーム エラーが検出されたがどうかを示します。
|
SYNDROME[12:0] | 出力 | SYNDROMEVALID がアクティブのとき、フレームのエラー状態を示します。
|
CRCERROR | 出力 | RBCRC エラー。 UG470 の第 8 章「リードバック CRC」を参照してください。 |
FAR[25:0] | 出力 | フレーム アドレス レジスタ値
|
SYNWORD[6:0] | 出力 | エラーの出力ワード アドレス
|
SYNBIT[4:0] | 出力 | エラーのビット アドレス
|
ECCERRORSINGLE | 出力 | シングル ビットのフレーム ECC エラーが検出されたことを示します。 |
SSIT デバイスの場合、すべての SLR で FRAME_ECCE2 が使用可能になります。各 SLR に ECC を検出するコンポーネントを配置して使用する必要があります。
デザインに 1 つの FRAME_ECC だけが含まれていて配置されていない場合、マスター SLR に配置されます。
AR# 54350 | |
---|---|
日付 | 12/02/2016 |
ステータス | アクティブ |
種類 | 一般 |
デバイス |