説明

7 シリーズ デバイスで FRAME_ECCE2 を使用する方法を教えてください。

ソリューション

7 シリーズ FPGA のフレーム ECC ロジックは、コンフィギュレーション フレーム データのシングルまたはダブル ビットエラーを検出します。13 ビットのハミング コードのパリティ値を使用しますが、これは BitGen で生成されたフレーム データに基づいて計算されます。 

リードバック中、フレーム ECC ロジックは、ECC ビットを含むフレームのすべてのビットを使用してシンドローム値を算出します。最初にプログラムされた値からビットが変更されていない場合、SYNDROME[12:0] はすべて 0 になります。ECC ビットを含むいずれか 1 ビットが変更されている場合、そのビット位置は SYNDROME[11:0] で示されます。2 ビットが変更されている場合、SYNDROME[12] が 0、残りのビットは 0 以外の値になります。3 ビット以上が変更されている場合は、SYNDROME[12:0] は不定値になります。 

1 または 2 ビットが変更されている場合は、ブロックのエラー出力がアサートされます。フレーム ECC ロジックを使用するには、FRAME_ECC _VIRTEX6 プリミティブをインスタンシエートし、SelectMAP、JTAG、ICAP インターフェイスを使用してリードバックを実行する必要があります。

リードバックの各フレームの最後で、リードバック クロック (CCLK、TCK、または ICAP_CLK) の 1 サイクル間 syndrome_valid 信号がアサートされます。1 フレームをリードバックするのに必要なサイクル数は使用するインターフェイスによって異なります。変更されたビットを復元するにはユーザー デザインが必要です。FRAME_ECCE2 ロジックは変更されたビットは復元しません。再度読み込みするため、データの最低 1 フレームを格納するか、データの元のフレームをフェッチする機能がデザインに必要です。 

最も単純な動作は次のようになります。

1. ICAP を介して 1 フレームが読み出され、ブロック RAM に格納されます。フレーム アドレスは各フレームが読み出されるたびに生成されます。
2. FRAME_ECC ブロックのエラー出力によりエラーが検出された場合、リードバックが中止され、シンドローム値が保存されます。
   SYNDROME[12] が 0、SYNDROME[11:0] が 0 以外の値である場合、フレーム全体を復元する必要があります。SYNDROME[12] が 1 の場合、格納されたフレームのエラー ビットの検出に SYNDROME[11:0] が使用されます。
3. 復元されたフレームはこの後、手順 1 で生成されたフレーム アドレスに書き込まれます。
4. その後、リードバックが次のフレーム アドレスで再開します。

SSIT デバイスの場合、すべての SLR で FRAME_ECCE2 が使用可能になります。各 SLR に ECC を検出するコンポーネントを配置して使用する必要があります。

デザインに 1 つの FRAME_ECC だけが含まれていて配置されていない場合、マスター SLR に配置されます。